特許

J-GLOBAL ID：200903057690180690

半導体装置とその製造方法

発明者： 山葉 隆久 ,  井上 雄史 ,  内藤 勝
出願人/特許権者： ヤマハ株式会社
代理人 (1件)： 高橋 敬四郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-103847
公開番号（公開出願番号）：特開平8-306771
出願日： 1995年04月27日
公開日（公表日）： 1996年11月22日
要約：

【要約】【目的】 配線層とSOG膜層を含む層間絶縁層を有する樹脂封止型半導体装置において、熱ストレスによるSOG膜でのクラックの発生を抑制できる半導体装置を提供する。【構成】 半導体チップの外周領域において、SOG膜を含む層間絶縁層にビアホールを形成し、SOG膜の残留を実質的に減らす。さらに、SOG膜を含む層間絶縁層の下地層として、ダミーの配線パターンを形成し、ダミー配線パターン上のSOG膜を実質的に薄くする。さらに、上層配線層にもダミーパターンを形成し、ビアホールを埋め込むとともに、下層のダミー配線パターンとコンタクトさせる。

請求項（抜粋）：

各半導体チップ表面に、機能素子および配線層を有する内部パターン領域と、前記内部パターン領域の周囲にあり、ボンディングパッドが配置されるボンディングパッド配置領域と、さらに前記ボンディングパッド配置領域の周囲よりチップ端に至る予備領域と、を有する半導体装置において、前記予備領域上に、若しくはボンディングパッド配置領域と予備領域上に、複数のダミーのビアホールを開口した、SOG膜とCVD法で形成した絶縁膜からなる層間絶縁層、を有する半導体装置。

IPC (3件)：

H01L 21/768 ,  H01L 21/316 ,  H01L 21/3205

FI (4件)：

H01L 21/90 J ,  H01L 21/316 M ,  H01L 21/88 S ,  H01L 21/90 A