特許

J-GLOBAL ID：200903057707222597

MIS型半導体装置の製造方法

発明者： 佐々木 芳高
出願人/特許権者： 日本セミコンダクター株式会社
代理人 (1件)： 杉村 暁秀 (外5名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-181436
公開番号（公開出願番号）：特開平7-038105
出願日： 1993年07月22日
公開日（公表日）： 1995年02月07日
要約：

【要約】【目的】 LDD 構造を有するMIS 型半導体装置を製造するに当たり、0.5 μm〜0.2 μmのゲート長を過度に短くすることなく、LDD 構造を正確に形成しようとするものである。【構成】 ゲート電極を構成する多結晶シリコン膜40の側面にサイドウォール42a を形成した後、低濃度ソースおよびドレイン領域を形成するためのイオン注入を行った後、アニール処理を施してイオンをサイドウォールの下側を経てゲート電極のエッジの直下まで横方向拡散させ、次にサイドウォールを除去することなく高濃度のイオン注入を行い、熱処理を施して高濃度ソースおよびドレイン領域を形成する。

請求項（抜粋）：

MIS 型半導体装置を製造するに当たり、半導体基体上に形成されたゲート絶縁膜の上に所望のパターンを有するゲート電極を形成する工程と、このゲート電極の側面にサイドウォールを形成する工程と、前記ゲート電極およびサイドウォールをマスクとしてゲート電極近傍に一導電型の不純物イオンを低濃度で打ち込む工程と、アニールを施して一導電型の不純物イオンをサイドウォールの下側を越えてゲート電極の直下まで横方向拡散させる工程と、前記サイドウォールを除去することなく、ゲート電極およびサイドウォールをマスクとしてゲート電極近傍に一導電型の不純物イオンを高濃度で打ち込む工程と、熱処理を施して、前記ゲート電極近傍の半導体基体中に、それぞれが高不純物濃度領域と低不純物濃度領域を有するソースおよびドレイン領域を形成する工程とを具えることを特徴とするMIS 型半導体装置の製造方法。

IPC (4件)：

H01L 29/78 ,  H01L 21/336 ,  H01L 21/8238 ,  H01L 27/092

FI (2件)：

H01L 29/78 301 L ,  H01L 27/08 321 E

引用特許：

審査官引用 (2件)

• 特開昭59-061071
  
• 特開昭59-061071