特許
J-GLOBAL ID：200903057708432196
エピタキシャル半導体ウエーハの製造方法
発明者：
,
出願人/特許権者：
,
代理人 (1件)：
押田 良久
公報種別：公開公報
出願番号（国際出願番号）：特願平4-197597
公開番号（公開出願番号）：特開平6-020897
出願日： 1992年06月30日
公開日（公表日）： 1994年01月28日
要約：
【要約】【目的】 酸素析出物の成長を防止して、高品質シリコンエピタキシャル薄膜を成長できる製造方法の提供。【構成】 高酸素濃度P+基板をシリコン薄膜の気相成長前に水素を含む雰囲気内で熱処理、例えば1000°C以上で3分間以上保持する処理を施すことにより、ウエーハ基板表面の欠陥を消滅させる。【効果】 従来、D-RAM、パワーMOS等のデバイスに使用されることない高酸素濃度P+基板を用いて、高品質のシリコンエピタキシャル薄膜を成膜でき、かつ重金属汚染に対して強力なゲッタリング能を有する。
請求項（抜粋）：
半導体ウエーハの表面にシリコン薄膜を気相成長させるエピタキシャル半導体ウエーハの製造方法において、比抵抗が1/10Ω・cm以下のボロンドープ基板を水素を含む雰囲気内で熱処理を施した後、前記ウエーハ表面にシリコン薄膜を気相成長させることを特徴とするエピタキシャル半導体ウエーハの製造方法。
IPC (3件)：
H01L 21/02
, H01L 21/205
, H01L 21/322
