並列プロセッサ

発明者：
出願人/特許権者：
代理人 (1件)：小川勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平9-060492
公開番号（公開出願番号）：特開平10-254842
出願日： 1997年03月14日
公開日（公表日）： 1998年09月25日
要約：

【要約】【課題】ビットスライス型スイッチで構成されるネットワーク102で、あるスライス103-1,103-kへ送付するルーティング情報201-1,201-nに誤りが発生すると、誤りの発生したスライス103-1,103-kに転送されたデータは宛先プロセッサノード101-1,101-nに到着しなくなる。【解決手段】スライス103-1,103-kの転送データが欠落しても、これを回復する能力を持つ誤り訂正符号を選択し、これにより生成される冗長ビットを転送データとともに転送する。

請求項（抜粋）：

複数のプロセッサと、上記プロセッサを接続し、送信元のプロセッサから転送されたルーティング情報を用いて転送経路を決定し、上記送信元のプロセッサから転送されたデータを送信先のプロセッサに転送するビットスライス構成のデータ通信路からなる並列プロセッサにおいて、上記プロセッサ内に送信データを誤り制御符号に符号化して送信する手段と、受信データを復号して誤りの訂正を行う手段を設け、スライス故障による転送先の誤りを訂正し、上記受信データを回復することを特徴とする並列プロセッサ。

IPC (3件)：

G06F 15/16 460 , G06F 15/16 470 , H04L 12/28

FI (3件)：

G06F 15/16 460 D , G06F 15/16 470 S , H04L 11/20 H

前のページに戻る