特許
J-GLOBAL ID：200903057721031362
画像データ制御回路
発明者：
出願人/特許権者：
代理人 (1件)：
中村 茂信
公報種別：公開公報
出願番号（国際出願番号）：特願平4-224055
公開番号（公開出願番号）：特開平6-067647
出願日： 1992年08月24日
公開日（公表日）： 1994年03月11日
要約：
【要約】【目的】 スループットを向上させた画像データ制御回路を提供する。【構成】 イメージスキャナ8からのデータを画像メモリ10に記憶し、これを適宜に拡大/縮小して液晶に表示する画像データ制御回路であって、画像メモリ10のデータを予め設定されている拡大/縮小比に基づいて変換する解像度変換IC11と、この変換データを記憶する液晶表示用メモリ12と、この記憶データに基づいて液晶を駆動する液晶コントローラ13と、前記拡大/縮小比の設定などをするCPU1と、解像度変換IC11と液晶表示用メモリ12と液晶コントローラ13とを接続する画像バス7と、画像バス7とCPUバス5との接続を開閉するスイッチ回路4と、スイッチ回路4と液晶コントローラ13と解像度変換IC11の動作を調停する調停回路15とを備える。
請求項（抜粋）：
画像情報読み取り装置によって取り込まれた画像データを画像メモリに記憶して、この画像メモリのデータを適宜に拡大/縮小して二次元表示画面上に表示する画像データ制御回路であって、前記画像メモリに記憶されている画像データについて、これを予め設定されている拡大/縮小比に基づいて変換して出力する解像度変換回路と、この解像度変換回路の出力データを記憶する二次元表示用メモリと、この二次元表示用メモリのデータに基づいて二次元表示画面を駆動する表示コントローラと、前記解像度変換回路などの動作を制御すると共に、前記拡大/縮小比をCPUバスを介して予め設定するCPUと、前記解像度変換回路と前記二次元表示用メモリと前記表示コントローラとを共通的に接続する画像バスと、この画像バスと前記CPUバスとの接続を開閉制御するスイッチ回路と、このスイッチ回路と前記表示コントローラと前記解像度変換回路の動作順序を調停して、前記画像バス上での衝突動作を防止する調停回路とを備えることを特徴とする画像データ制御回路。
IPC (5件)：
G09G 5/36
, G06F 15/64 450
, G09G 3/36
, G09G 5/00
, H04N 1/393
