特許

J-GLOBAL ID：200903057733211897

デジタル信号処理装置、プログラム変換装置、及びデジタル信号処理装置を有する通信システム

発明者： 澤井 寿承
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 前田 弘 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-318438
公開番号（公開出願番号）：特開2003-122628
出願日： 2001年10月16日
公開日（公表日）： 2003年04月25日
要約：

【要約】【課題】 デジタルシグナルプロセサ等のデジタル信号処理回路において、動作周波数の低下やパイプライン段数の増加等の悪影響を伴わず、また連続アクセス、ランダムアクセスの何れのアクセス形態においても、データメモリへのクロック信号の供給と停止とを制御して、低消費電力化を図る。【解決手段】 アドレスポインタレジスタP0〜P3毎に、その保持するアドレスが指し示すバンク又はバンクグループを特定するバンクグループデコーダ4と、バンクグループデコーダ4のデコード結果を保持するバンクグループレジスタ5とを設け、この各バンクグループレジスタ5の値に応じて、データメモリ3のバンクグループへのクロック信号の供給と停止とを制御する。

請求項（抜粋）：

複数のバンクからなるデータ格納領域を有するデータメモリを備え、予め決められた手順に基づき発行された命令コードにより前記データメモリに格納したデータを処理するデジタル信号処理装置において、前記データメモリにアクセスするアドレスを格納するアドレスポインタレジスタと、前記アドレスポインタレジスタのデータをデコードしてアドレスポインタレジスタが保持するアドレスが指し示す前記データメモリのバンク又はバンクグループを特定するバンクグループデコーダと、前記バンクグループデコーダのデコード結果を保持するバンクグループレジスタとを有し、前記バンクグループレジスタの値に応じて前記データメモリの各バンクへのクロック信号の供給及び停止を制御することを特徴とするデジタル信号処理装置。

IPC (3件)：

G06F 12/06 515 ,  G06F 1/04 301 ,  G06F 9/45

FI (3件)：

G06F 12/06 515 H ,  G06F 1/04 301 B ,  G06F 9/44 322 F

Fターム (6件)：

5B060MM16 ,  5B079BA11 ,  5B079BB01 ,  5B079BC01 ,  5B079DD20 ,  5B081CC21