特許
J-GLOBAL ID：200903057744512937
絶縁ゲート型サイリスタ
発明者：
出願人/特許権者：
代理人 (1件)：
山口 巖
公報種別：公開公報
出願番号（国際出願番号）：特願平7-078530
公開番号（公開出願番号）：特開平8-274303
出願日： 1995年04月04日
公開日（公表日）： 1996年10月18日
要約：
【要約】【目的】アノード側のpエミッタ層を一部短絡するアノードショート構造を備えることでオン電圧とターンオフ損失の相関関係を向上させる。【構成】n- 基板1に選択的にpベース領域2を形成し、さらに選択的にp+ 領域3を形成する。p+ 領域3には選択的にnソース領域5およびnフローティング領域15が同時に形成される。n- 基板1、pベース領域2の表面には選択的にゲート酸化膜6が形成され、ゲート酸化膜6の表面にゲート電極7が形成される。上部には絶縁膜8がnソース領域5の表面の一部を残し、nフローティング領域15の全面を覆うように形成される。pベース領域2、p++領域4、絶縁膜8の表面に抵抗体9が選択的に形成され、抵抗体9の表面に選択的に保護膜10が形成され、上部の露出した表面にカソード電極が形成される。n- 基板1の他面には選択的にpエミッタ領域121が形成される。
請求項（抜粋）：
第一導電形の半導体基板の主面の表面層に第二導電形のベース領域が選択的に形成され、第一のベース領域の表面層に選択的に第一導電形のソース領域が形成され、第二のベース領域の表面層に第一導電形のフローティング領域が形成され、該ソース領域および前記ベース領域に選択的に第二導電形の高濃度領域が形成され、前記フローティング領域とベース領域内に、該フローティング領域には接しないように前記高濃度領域が形成され、前記ソース領域と基板との間の第一のベース領域、前記第一及び第二ベース領域の間の基板およびフローテング領域と基板との間の第二のベース領域上にゲート絶縁膜が形成され、ゲート絶縁膜上にゲート電極が形成され、前記ソース領域と第一のベース領域とにカソード電極が接触され、前記第二のベース領域に一端が接触される抵抗層膜が形成され、該抵抗層膜の他端が該抵抗層膜上に形成された絶縁膜に窓明けされた窓部を介してカソード電極に接触する絶縁ゲート形サイリスタにおいて、前記半導体基板の他面の表面層に選択的に第二導電形のエミッタ領域を形成し、該エミッタ領域と基板とに接触するアノード電極を形成することを特徴とする絶縁ゲート型サイリスタ。
IPC (2件)：
FI (3件)：
H01L 29/74 N
, H01L 29/74 A
, H01L 29/78 655 D
