特許
J-GLOBAL ID：200903057746020705
積み重ね半導体マルチチップモジュールおよびその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
大貫 進介 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-141266
公開番号（公開出願番号）：特開平6-037248
出願日： 1993年05月21日
公開日（公表日）： 1994年02月10日
要約：
【要約】【目的】 積み重ね可能な3次元マルチチップモジュールを提供する。【構成】 各半導体デバイス(10)は、半バイアス(18)を形成する複数の端部金属導体(16)を含むPCB基板(14)上に、パッケージ基体(12)によってオーバーモールディングされた半導体ダイ(24)を含んでいる。基板(14)の端部の半バイアス(18)は基板に切り込みをもたらし、この切り込みはデバイス(10)の積み重ねの際には、自己整合の機能を提供する。各デバイス(10)は追加の層を設けることなく他のデバイスの上に単純に積み重ねられ、これによって半導体モジュール(20)の高さは最小限になる。複数のハンダめっきされたワイヤ(22)は半バイアス(18)に嵌め込まれ、金属導体(16)に対してハンダリフローされ、半導体デバイス(10)を相互接続する。モジュール(20)をPC基板に表面実装できるように、ワイヤ(22)は曲げられる。
請求項（抜粋）：
積み重ね半導体マルチチップモジュール(10)であって:上面、底面および4つの端部を有する第1PCB基板(14)であって、さらに少なくとも一つの端部に沿って前記PCB基板の底面にまで伸びる複数の金属導体(16)を持ち、前記端部は前記複数の金属導体に対応して切り込まれて前記第1PCB基板の前記端部において複数の半バイアス(18)を形成する、第1PCB基板;前記第1PCB基板に取付けられ、電気的に接続された第1半導体ダイ(24)であって、前記第1半導体ダイは前記第1PCB基板上に前記第1半導体ダイのためのパッケージ基体(12)を形成するために前記第1PCB基板に接着する封止材料によって保護される、第1半導体ダイ;上面、底面および4つの端部を有する第2PCB基板(14)であって、さらに少なくとも一つの端部に沿って前記PCB基板の底面にまで伸びる複数の金属導体(16)を持ち、前記端部は前記複数の金属導体に対応して切り込まれて前記第2PCB基板の前記端部において複数の半バイアス(18)を形成する、第2PCB基板;前記第2PCB基板に取付けられ、電気的に接続された第2半導体ダイ(24)であって、前記第2半導体ダイは前記第2PCB基板上に前記第2半導体ダイのためのパッケージ基体(12)を形成するために前記第2PCB基板に接着する封止材料によって保護される、第2半導体ダイ;および第1PCB基板および第2PCB基板の切り込みが入った端部に沿った前記複数の半バイアスに嵌め込まれることによって前記第2PCB基板を前記第1PCB基板に整合させるために用いられる複数の電気導体(22)であって、前記第2PCB基板は前記第1PCB基板の上に積み重ねられ、前記複数の電気導体はさらに前記第1半導体ダイを前記第2半導体ダイに電気的に接続するために前記複数の金属導体に対してハンダ付けされ、前記複数の電気導体はさらに前記積み重ね半導体マルチチップモジュールのために外部電気接続を設ける、複数の電気導体;を含むことを特徴とする積み重ね半導体マルチチップモジュール。
IPC (2件)：
引用特許：
前のページに戻る
