特許

J-GLOBAL ID：200903057799312899

半導体装置およびパッケージならびに半導体装置の製造方法

発明者： 吉田 浩 ,  小沢 正文
出願人/特許権者： ソニー株式会社
代理人 (1件)： 藤島 洋一郎
公報種別：公開公報
出願番号（国際出願番号）：特願平10-334735
公開番号（公開出願番号）：特開2000-164967
出願日： 1998年11月25日
公開日（公表日）： 2000年06月16日
要約：

【要約】【課題】 ショートを防止しつつ高い放熱効果を得ることができる半導体装置およびパッケージならびに半導体装置の製造方法を提供する。【解決手段】 パッケージ20の内部に導電性配設基板21に配設された半導体レーザ10が収納されている。半導体レーザ10はIII族ナイトライド化合物半導体よりなる積層された複数の半導体層を有しており、積層方向の同一側にp側電極およびn側電極が設けられている。半導体レーザ10のp側電極は導電性配設基板21に固定され、n側電極は導電性配設基板21から突出した状態となっている。これにより、ショートを防止しつつ導電性配設基板21による高い放熱効果を得ることができる。導電性配設基板21の側面21bは配設面21a側から反対側に向かってp側電極の側に傾斜しており、n側電極にワイヤ27を容易に接続することができるようになっている。

請求項（抜粋）：

積層された複数の半導体層を有しかつ積層方向の同一側に第1の電極および第2の電極がそれぞれ設けられた半導体素子と、この半導体素子の第1の電極および第2の電極のうちの一方が固定されることにより前記半導体素子を支持する導電性配設基板とを備えたことを特徴とする半導体装置。

IPC (2件)：

H01S 5/022 ,  H01L 33/00

FI (2件)：

H01S 3/18 612 ,  H01L 33/00 C

Fターム (19件)：

5F041AA33 ,  5F041CA04 ,  5F041CA05 ,  5F041CA14 ,  5F041CA34 ,  5F041CA40 ,  5F041CA46 ,  5F041DA35 ,  5F073AA51 ,  5F073AA61 ,  5F073AA74 ,  5F073CA07 ,  5F073CB05 ,  5F073CB10 ,  5F073EA29 ,  5F073FA16 ,  5F073FA21 ,  5F073FA24 ,  5F073FA28