特許

J-GLOBAL ID：200903057802026347

半導体素子およびその製造方法

発明者： 堀越 和彦 ,  春日部 進 ,  諫田 尚哉 ,  宇佐美 光雄 ,  宮崎 勝
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 富田 和子
公報種別：公開公報
出願番号（国際出願番号）：特願平6-323028
公開番号（公開出願番号）：特開平8-181211
出願日： 1994年12月26日
公開日（公表日）： 1996年07月12日
要約：

【要約】【目的】 本発明は、半導体チップの両面に素子を形成することにより、高密度かつ高速動作可能なチップを提供すること、および能動素子の裏面に薄膜コンデンサを形成することにより、不要電磁輻射の少ないチップを提供すること、を目的とする。【構成】 酸化シリコン層4の一面側には能動素子6を配置する。他面側には、能動素子または受動素子9を配置する。両面の素子間の電気的接続は、貫通孔11に設けた導電膜12を介して行う。該チップをSOI基板を使用して製造すれば、貫通孔11を微小化できる。

請求項（抜粋）：

酸化シリコン層と、上記酸化シリコン層の一面側に配置された、1または2以上の素子(以下”第1素子”という)と、上記酸化シリコン層の他面側に配置された、1または2以上の素子(以下”第2素子”という)と、を有することを特徴とする半導体チップ。

IPC (5件)：

H01L 21/768 ,  H01L 27/00 301 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/12

FI (3件)：

H01L 21/90 A ,  H01L 27/04 H ,  H01L 27/04 A