特許

J-GLOBAL ID：200903057805414542

通信制御装置

発明者： 三戸 純一
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 高田 守 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-336905
公開番号（公開出願番号）：特開平5-175999
出願日： 1991年12月19日
公開日（公表日）： 1993年07月13日
要約：

【要約】【目的】 処理CPUの負荷を軽減し、ソフトウェアによる処理を簡易化すると共に、処理時間の短縮を図る。【構成】 送信の場合には送信RAM12から1回毎の送信フレームを構成するワードを順次読み出す送信制御部11と、受信の場合には1回毎の受信フレームを構成するワードを順次受信RAM22に書き込む受信制御部21と、送信/受信の場合に単位時間毎にフレーム回数分上記動作を繰り返す自動送信タイミング設定部17,18,19,1Aと、各送信/受信フレーム毎の送信RAM12、受信RAM22の先頭アドレス及びワード長を記憶する複数の送信/受信アドレスベースレジスタ15,25、送信/受信データベースレジスタ16,26とを備えている。

請求項（抜粋）：

ホスト制御装置とI/O制御装置を直列通信で接続し、単位時間毎に前記ホスト制御装置から前記I/O制御装置へと、その逆方向に複数のフレームの送受信を行う通信制御装置において、送信の場合には送信RAMから1回毎の送信フレームを構成するワードを順次読み出す第1の手段と、受信の場合には1回毎の受信フレームを構成するワードを順次受信RAMに書き込む第2の手段と、送信/受信の場合に単位時間毎にフレーム回数分上記動作を繰り返す第3の手段と、各送信/受信フレーム毎の送信RAM、受信RAMの先頭アドレス及びワード長を記憶する複数の第4の手段とを備えたことを特徴とする通信制御装置。

IPC (4件)：

H04L 13/08 ,  G05B 19/18 ,  G06F 13/00 353 ,  H04L 29/10

引用特許：

審査官引用 (4件)

• 特開昭56-027433
  
• 特開昭63-116541
  
• 特開昭62-221057
  
• 特開昭63-138837