特許
J-GLOBAL ID：200903057833391523
電子制御装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平6-082885
公開番号（公開出願番号）：特開平7-293320
出願日： 1994年04月21日
公開日（公表日）： 1995年11月07日
要約：
【要約】【目的】この発明は、2CPUで構成した場合に、そのCPUの一方が異常となったときの制御手段を改良し、例えばエンジン制御においてリンプホーム可能な制御を可能とする電子制御装置を提供することを目的とする。【構成】マスタCPU12とスレーブCPU13を備え、スレーブCPU13はマスタCPU12で監視してその異常時にマスタCPU12でリセットされる。CPU暴走監視回路18でマスタCPUを監視してその異常時に切り換え信号を出力し、スレーブCPU13に異常時処理指令を与えると共にアンドゲート21、22、24のゲートを閉じ、第1、第2のスイッチ19、20を切り換える。マスタCPU12からのコンペア出力は、正常時にスイッチ19を介してアンドゲート23から出力され、その異常時にはスレーブCPU13の異常時処理されたコンペア出力が、スイッチ20、19を介してアンドゲート23からリンプホーム可能にする信号として出力される。
請求項（抜粋）：
第1の制御対象への制御信号を出力する第1のCPUと、第2の制御対象への制御信号を出力する第2のCPUとを備えた電子制御ユニットにおいて、前記第1のCPUに設定され、前記第2のCPUから出力される作動信号に基づいて前記第2のCPUの異常を監視し、その異常検出時に前記第2のCPUにリセット信号を出力する第1の異常監視手段と、前記第1のCPUから出力される作動信号に基づいて前記第1のCPUの異常を監視し、その異常検出時に前記第1のCPUにリセット信号を出力する第2の異常監視手段と、前記第1のCPUの異常検出に応じて、前記第1の制御対象への制御信号を前記第1のCPUからの制御信号出力から前記第2のCPUからの制御信号出力に切り換える切り換え手段と、前記第2のCPUに設定され、前記切り換え手段によって制御信号出力が切り換えられることに対応して前記第1の制御対象への制御信号を出力する異常時制御信号出力手段と、を具備したことを特徴とする電子制御装置。
IPC (5件)：
F02D 45/00 374
, F02D 45/00
, F02D 41/22 325
, F02P 5/15
, G05B 9/02
