プロセッサ

発明者： , , , ,
出願人/特許権者：
代理人 (1件)：高橋明夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-035499
公開番号（公開出願番号）：特開2000-235489
出願日： 1999年02月15日
公開日（公表日）： 2000年08月29日
要約：

【要約】【課題】副演算装置をCPUに付加していないときに副演算装置用の命令を実行した場合と、副演算装置の不使用がソフトウエアで指定されたときに異なる例外を発生できるプロセッサを提供する。【解決手段】モードレジスタ40から供給されるプログラムで設定可能なモードビットCが副演算装置の使用禁止を指示していないときに、信号発生回路(図示せず)より供給される付加状態識別信号Bが、CPU10に副演算装置20Aが付加されていないことを示す場合、副演算装置を使用する命令に応答して判定回路30と例外発生回路により、第1の例外を発生する。モードビットCが副演算装置の使用禁止を指示しているときには、付加状態識別信号Bが副演算装置がCPUに付加されていることを示すか否かに依らないで、副演算装置を使用する命令に応答して第2の例外を上記回路により発生する。

請求項（抜粋）：

副演算装置を付加可能なCPUと、上記副演算装置が上記CPUに付加されているか否かの付加状態識別信号を発生する回路と、上記付加状態識別信号が上記副演算装置が上記CPUに付加されていないことを示すときに、上記副演算装置を使用する命令に応答して第1の例外を発生する回路とを有するプロセッサ。

IPC (2件)：

G06F 9/30 310 , G06F 9/38 370

FI (2件)：

G06F 9/30 310 F , G06F 9/38 370 C

Fターム (3件)：

5B013DD03 , 5B033AA11 , 5B033BA03

前のページに戻る