特許
J-GLOBAL ID：200903057843529850
アクティブマトリクス基板及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
山本 秀策
公報種別：公開公報
出願番号（国際出願番号）：特願平4-321020
公開番号（公開出願番号）：特開平6-167722
出願日： 1992年11月30日
公開日（公表日）： 1994年06月14日
要約：
【要約】【目的】 多結晶シリコン薄膜トランジスタと補助容量とを同一のプロセスで形成でき、且つ寄生容量及びリーク等の発生を低減することで、画質が良好で、しかも明るい表示画面を実現する。【構成】 薄膜トランジスタのチャネル2Cをゲート電極4、6と自己整合させて形成している。即ち、ゲート電極用半導体層をマスクとして第1の半導体層に不純物を注入して、ソース2A及びドレイン2Bを形成している。従って、ゲート電極4、6の端部とチャネル2Cの端部とが一致しやすく、ゲート電極4、6とソース2Aとの重なり部分及びゲート電極4、6とドレイン2Bとの重なり部分が極めて少ない。更に、構成上、第1の半導体層に不純物を注入することによって、補助容量を形成する第1の補助容量電極2Dを薄膜トランジスタのソース2A等と同時に形成し、加えて、第2の補助容量電極8Bをソース配線8A又はゲート配線10Aと同時に形成している。よって、補助容量を形成する工程を別に必要とせずにアクティブマトリクス基板を製造できる。
請求項（抜粋）：
絶縁性基板と、該基板上に相互に交差して設けられた複数のソース配線及び複数のゲート配線と、隣合う2本のソース配線と隣合う2本のゲート配線とで囲まれる部分に形成された絵素電極と、該ソース配線と該ゲート配線との交差部近傍に設けられ、絶縁膜を間に介して一方に、該ゲート配線に電気的に接続してゲート電極が形成され、他方に該ゲート電極と自己整合させてチャネルが、他の部分にソース及びドレインが形成されてなる薄膜トランジスタと、該薄膜トランジスタとは分離して、且つ該絵素電極以外の部分に主として形成され、該ソースと同一材料からなり、該絵素電極に電気的に接続された第1の補助容量電極と、該第1の補助容量電極に対し、間に絶縁膜を挟んだ状態で対向して補助容量を形成し、該ゲート配線に電気的に接続され、該ソース配線と同一材料からなる第2の補助容量電極とを備えたアクティブマトリクス基板。
IPC (3件)：
G02F 1/136 500
, G02F 1/1343
, H01L 29/784
