特許

J-GLOBAL ID：200903057848924218

高周波MOSFET及びその製造方法

発明者： セ・ヒム・グ ,  フレデリック・ガイルズ ,  ジャセック・コレック
出願人/特許権者： シリコニックス・インコーポレイテッド
代理人 (1件)： 大島 陽一
公報種別：公開公報
出願番号（国際出願番号）：特願2001-174592
公開番号（公開出願番号）：特開2002-110984
出願日： 2001年06月08日
公開日（公表日）： 2002年04月12日
要約：

【要約】【課題】 高周波での作動能力を向上させたトレンチMOSFET及びその製造方法を提供する。【解決手段】 本発明のトレンチMOSFETにおいては、導電シールドゲートがトレンチ下部付近に形成され、シールドゲートを上に重ねたアクティブゲートから絶縁され、MOSFETの使用によって決まるが、大地等の一定電圧に接続されている。この構成により、シールドゲートがアクティブゲートとドレインの間のキャパシタンスを減少させるので、リニアレンジにおいて作動する場合でもスイッチングデバイスとして作動する場合でも、MOSFETの高周波での作動能力が向上する。

請求項（抜粋）：

トレンチMOSFETであって、主表面がトレンチ構造であるような半導体ダイを備え、該半導体ダイが、前記トレンチの側壁及び主表面に隣接して配置された第1導電型ソース領域と、前記ソース領域及び前記トレンチ側壁に隣接して配置された第2導電型ボディ領域と、前記トレンチの下部に隣接して配置された第1導電型ドレイン領域とから構成され、前記トレンチが、前記トレンチの下部に隣接する第1絶縁層と、一定電圧源に接続された、前記第1絶縁層上に重ねられた導電シールドゲートと、前記導電層上に重ねられた第2絶縁層と、前記第2絶縁層上に重ねられた導電シールドゲートとから構成されていることを特徴とするトレンチMOSFET。

IPC (2件)：

H01L 29/78 653 ,  H01L 29/78 652

FI (2件)：

H01L 29/78 653 C ,  H01L 29/78 652 K