半導体装置の製造方法

発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平7-204614
公開番号（公開出願番号）：特開平9-055441
出願日： 1995年08月10日
公開日（公表日）： 1997年02月25日
要約：

【要約】【目的】フラッシュEEPROMの製造工程において、フォトレジストのパターニングの再生処理を可能にする。【構成】コントロールゲート電極17aとなる第2の電極膜上に第2の絶縁膜21を堆積し、コントロールゲート電極17aを形成し、周辺回路部2を覆うようにパターニングされたフォトレジスト19と、パターニングされた第2の絶縁膜21およびコントロールゲート電極とをマスクとしてフローティングゲート電極14aを形成する。【効果】フローティングゲート電極形成時、フォトレジストのパターニングでトラブルが発生した際に、再生処理ができ、半導体基板が不良となる事態を回避することが可能となる。

請求項（抜粋）：

メモリMOSトランジスタのチャネル長方向のフローティングゲート電極端部とコントロールゲート電極端部とが、セルフアライメントされて形成されるフラッシュEEPROM半導体装置の製造方法において、前記コントロールゲート電極となる第2の電極膜上に、第2の絶縁膜を形成する工程と、前記第2の絶縁膜と前記第2の電極膜とをエッチングして前記コントロールゲート電極を形成する工程と、メモリMOSトランジスタ部以外の領域にフォトレジストを残すためのフォトレジストのパターニング工程と、前記第2の絶縁膜、前記フローティングゲート電極および前記フォトレジストをマスクとして、前記コントロールゲート電極と前記フローティングゲート電極間にある第1の絶縁膜と前記フローティングゲート電極となる第1の電極膜とをエッチングして前記フローティングゲート電極を形成する工程と、を有することを特徴とするフラッシュEEPROM半導体装置の製造方法。

IPC (4件)：

H01L 21/8247 , H01L 29/788 , H01L 29/792 , H01L 27/115

FI (2件)：

H01L 29/78 371 , H01L 27/10 434

前のページに戻る