特許
J-GLOBAL ID：200903057882370051
半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
鵜沼 辰之
公報種別：公開公報
出願番号（国際出願番号）：特願平6-280532
公開番号（公開出願番号）：特開平8-137790
出願日： 1994年11月15日
公開日（公表日）： 1996年05月31日
要約：
【要約】【目的】 マイクロプロセッサの変更に伴う基板の変更を最小限に抑制すること。【構成】 サブ基板1とメイン基板2とを備え、サブ基板1にはマイクロプロセッサ11などが実装され、メイン基板2にはフィールドプログラマブルゲートアレイ21、メモリ231などが実装されている。そしてサブ基板1メインと基板2とがコネクタ15、16、22、23を介して着脱自在に接続されている。フィールドプログラマブルゲートアレイ21はマイクロプロセッサ11の機能に応じた論理構成の変更が可能である。マイクロプロセッサ11を交換するときには新たなマイクロプロセッサ11の機能に合わせてフィールドプログラマブルゲートアレイ21のソフトウエア論理構成を変更することで、メイン基板2を変更することなく、サブ基板1のみを変更するだけ、マイクロプロセッサ11の変更に対処することができる。
請求項（抜粋）：
プリント配線回路網が形成されたメイン基板と、プリント配線回路網が形成されてメイン基板の一部に実装されたサブ基板とを備え、メイン基板とサブ基板にそれぞれプリント配線回路網に接続された接続端子群が実装され、メイン基板とサブ基板とが接続端子群を介して互いに接続され、サブ基板には、論理演算を実行するマイクロプロセッサが実装されていると共に、マイクロプロセッサの動作速度を特定するためのサブ回路素子群が実装され、メイン基板には、マイクロプロセッサの論理演算に関連するメイン回路素子群と、マイクロプロセッサの機能に応じた論理構成の変更が可能なフィールドプログラマブルゲートアレイが実装され、このフィールドプログラマブルゲートアレイがプリント配線回路網を介して指定の接続端子と補助回路素子群に接続されている半導体装置。
IPC (4件)：
G06F 13/38 320
, H05K 1/14
, H05K 1/18
, H05K 7/10
