特許

J-GLOBAL ID：200903057922465123

自動レイアウト装置および半導体集積回路設計方法

発明者： 堤 正範
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 森本 義弘
公報種別：公開公報
出願番号（国際出願番号）：特願平11-132063
公開番号（公開出願番号）：特開2000-322462
出願日： 1999年05月13日
公開日（公表日）： 2000年11月24日
要約：

【要約】【課題】 自動配線で制約を与えたい全ての配線に対して、配線遅延やノイズ対策のための制約に応じた配線を、短期間で自動的にレイアウトすることができる自動レイアウト装置および半導体集積回路設計方法を提供する。【解決手段】 少なくとも配線幅、配線ピッチ、シールド情報からなる物理的制約条件が記述された制約情報ファイル2を用い、自動レイアウト装置3でその物理的制約条件に応じて配線の設定を変更して配置配線をレイアウトすることにより、配線遅延の調整およびノイズ対策を施した配線レイアウトを可能とする。

請求項（抜粋）：

半導体集積回路において、その内部部品に対する配置および配線のレイアウトを、入力された前記配線の接続情報からなるネットリストに基づいて、自動的に設計する自動レイアウト装置であって、前記ネットリストに対応して入力され、各ネット毎に少なくとも配線幅、配線ピッチ、配線長、シールド情報からなる物理的制約条件が記述された制約情報ファイルを用い、前記制約情報ファイル内の物理的制約条件に応じた配線を自動的にレイアウトするよう構成したことを特徴とする自動レイアウト装置。

IPC (2件)：

G06F 17/50 ,  H01L 21/82

FI (3件)：

G06F 15/60 658 U ,  G06F 15/60 658 V ,  H01L 21/82 C

Fターム (16件)：

5B046AA08 ,  5B046BA06 ,  5B046JA02 ,  5F064EE02 ,  5F064EE08 ,  5F064EE09 ,  5F064EE19 ,  5F064EE45 ,  5F064EE46 ,  5F064EE47 ,  5F064EE52 ,  5F064HH05 ,  5F064HH06 ,  5F064HH11 ,  5F064HH12 ,  5F064HH14