特許

J-GLOBAL ID：200903057923273090

半導体記憶装置

発明者： 飯田 晴仁 ,  森田 貞幸 ,  青砥 敏郎 ,  石橋 孝一郎 ,  小宮路 邦広
出願人/特許権者： 株式会社日立製作所 ,  日立超エル・エス・アイ・エンジニアリング株式会社
代理人 (1件)： 玉村 静世
公報種別：公開公報
出願番号（国際出願番号）：特願平5-116461
公開番号（公開出願番号）：特開平6-309879
出願日： 1993年04月20日
公開日（公表日）： 1994年11月04日
要約：

【要約】【目的】 本発明の目的は、動作マージンの向上を図ることにある。【構成】 データ線負荷素子Q11,Q12、コモンデータ線負荷素子Q13,Q14、及び電荷引抜き用素子Q15〜Q18として、pチャンネル型電界効果トランジスタを適用し、プロセス変動や製造ばらつきによるスレッショルド電圧変動の影響を排除し、動作マージンの向上を図る。

請求項（抜粋）：

メモリセルに結合されたデータ線と、このデータ線の負荷として機能するデータ線負荷素子と、上記データ線が選択的に結合されるコモンデータ線と、このコモンデータ線の負荷として機能するコモンデータ線負荷素子と、上記コモンデータ線の電荷引抜きのための電荷引抜き用素子とを含む半導体記憶装置において、上記データ線負荷素子、上記コモンデータ線負荷素子、及び上記電荷引抜き用素子に、pチャンネル型電界効果トランジスタが適用されて成ることを特徴とする半導体記憶装置。

IPC (2件)：

G11C 11/417 ,  G11C 11/409

FI (2件)：

G11C 11/34 305 ,  G11C 11/34 353 E