半導体集積回路

発明者：
出願人/特許権者：
代理人 (1件)：小鍜治明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-168144
公開番号（公開出願番号）：特開平5-020893
出願日： 1991年07月09日
公開日（公表日）： 1993年01月29日
要約：

【要約】 (修正有)【目的】大規模容量化と高速化を図りつつ、その動作の安定化を図った半導体集積回路を提供する。【構成】第1、第2の複数のスペアセルに対応したスペアアドレス比較回路の出力回路は、デジタル的に、スペアアドレスであるか否かの判断をする第1の出力回路1242と、前記デジタル的な結果に関係なく、デジタル的な結果が出る前に、複数のスペアセルのうち、どのセルが、しいて判断すれば、最も、スペアセルに近いかの判断を相対的、つまり、アナログ的に判断した第2の出力回路124を有し、第1の出力回路1242の出力は、第1、第2のセンスアンプの情報を第3のデータ線に接続する制御情報に用い、第2の出力回路124の出力は、前記第1、第2の複数のスペアセルのうち、それぞれ、どの一つのセルの情報を、前記第1、第2のデータ線に読みだすか、否かを制御する制御情報に用いる。

請求項（抜粋）：

第1の複数のスペアセルとノーマルセルの情報を、それぞれに設けられた第1のスイッチを介して読みだす第1のデータ線と、前記複数のスペアセルとノーマルセルとは、異なるアドレスに対応するように、設けられた第2の複数のスペアセルとノーマルセルの情報を、それぞれに設けられた第2のスイッチを介して読みだす第2のデータ線と、前記第1、第2のデータ線の情報をそれぞれ、第1、第2のセンスアンプで検知、増幅し、それぞれに設けられた第3のスイッチを介して読みだす第3のデータ線とを有し、前記第1のデータ線に前記第1の複数のノーマルセルのうち一つのセルの情報を読みだす場合には、同時に、前記第2の複数のスペアセルのうち一つのセルの情報を前記第2のデータ線に読みだし、逆に、前記第2のデータ線に前記第2の複数のノーマルセルのうち一つのセルの情報を読みだす場合には、同時に、前記第1の複数のスペアセルのうち一つのセルの情報を前記第1のデータ線に読みだす半導体集積回路であって、前記第1の複数のノーマルセルの一つをアクセスした場合に、その前記ノーマルセルのアドレスがスペアアドレスである場合には、前記第2のセンスアンプの情報の方を、前記第3のデータ線に読みだし、一方、前記第2の複数のノーマルセルの一つを、アクセスした場合に、その前記ノーマルセルのアドレスがスペアアドレスである場合には、前記第1のセンスアンプの情報の方を、前記第3のデータ線に読みだし、逆に、前記第1、第2のノーマルセルをそれぞれ、アクセスした場合、そのアドレスが、それぞれ、スペアアドレスでなかった場合には、それぞれ、前記第1、第2のセンスアンプの情報を前記第3のデータ線に読みだすことを特徴とする半導体集積回路。

IPC (3件)：

G11C 29/00 301 , H01L 21/82 , H01L 27/10 301

FI (2件)：

H01L 21/82 R , H01L 21/82 F

前のページに戻る