特許
J-GLOBAL ID：200903057935992483
電子回路の帰還配線パターン
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平4-258876
公開番号（公開出願番号）：特開平6-085412
出願日： 1992年09月03日
公開日（公表日）： 1994年03月25日
要約：
【要約】【目的】 電子回路のアース間を流れる電流が原因となって帰還回路に雑音が混入することを防止し、かつ係る電子回路のきょう体内で発生する電磁フラックスによって、出力電圧に雑音が現れることを防止することを目的とした帰還配線パターン【構成】 帰還回路を有する電子回路において、配線基板上の帰還配線パターンにグランドプレーンを重層し、電子回路前段と後段のアースを接続するアースパターンを係るグランドプレーンに並設し、係るグランドプレーンは一ヶ所で係る電子回路のアースに接続する。
請求項（抜粋）：
帰還回路を有する電子回路において、配線基板上の帰還配線パターンにグランドプレーンを重層し、係る電子回路前段と後段のアースを接続するアースパターンを帰還配線パターンに重層させたグランドプレーンとは絶縁して並設し、帰還配線パターンに重層させたグランドプレーンは一ヶ所で係る電子回路のアースに接続したことを特徴とする電子回路の帰還配線パターン。
IPC (2件)：
前のページに戻る
