特許

J-GLOBAL ID：200903057946344653

チャージポンプ回路の電力消費低減方法及び回路

発明者： ジャン-ルイ、ボノー
出願人/特許権者： コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ
代理人 (1件)： 吉武 賢次 (外4名)
公報種別：公表公報
出願番号（国際出願番号）：特願2001-571540
公開番号（公開出願番号）：特表2003-529263
出願日： 2001年03月23日
公開日（公表日）： 2003年09月30日
要約：

【要約】【課題】 フェーズ・ロック・ループと共に用いられるチャージポンプ回路を提供する。【解決手段】 二つのクロック信号間の差を示す信号を受ける入力ポートを備える。さらに駆動信号が供給される出力ポートを備える。比較結果が信号間の誤差を示す場合に駆動信号が供給される。信号に差が無い場合、出力ポートは高インピーダンスとされて、チャージポンプ回路又はその一部がスリープ・モードに入ってチャージポンプの電力消費を低減する。

請求項（抜粋）：

フェーズ・ロック・ループと共に用いられるチャージポンプ回路であって、 第1の状態の二つのクロック信号間の誤差叉は第2の他の状態の前記二つのクロック信号間に差が無い状態を示す第1の信号を受ける入力ポートと、 出力ポートと、 前記第1の信号が前記クロック信号間の誤差を示す場合は駆動信号を出力ポートに供給する回路と、 前記第1の信号が前記クロック信号間に差が無い状態を示す場合はスリープモードに入って前記チャージポンプの電力消費を低減する回路とを備えたことを特徴とするチャージポンプ回路。

IPC (2件)：

H03L 7/093 ,  H02M 3/07

FI (2件)：

H02M 3/07 ,  H03L 7/08 E

Fターム (18件)：

5H730AA14 ,  5H730AS00 ,  5H730BB08 ,  5H730BB57 ,  5H730DD04 ,  5H730DD12 ,  5H730DD32 ,  5H730FD62 ,  5H730FG01 ,  5J106AA04 ,  5J106CC01 ,  5J106CC15 ,  5J106CC24 ,  5J106CC41 ,  5J106CC52 ,  5J106DD32 ,  5J106JJ08 ,  5J106KK40