特許
J-GLOBAL ID：200903057964978732
位相同期ループ回路および半導体集積回路
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
石田 敬 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-270154
公開番号（公開出願番号）：特開平10-117142
出願日： 1996年10月11日
公開日（公表日）： 1998年05月06日
要約：
【要約】【課題】 従来の位相同期ループ回路は、回路規模が大きく、占有面積および消費電力等の面で問題があった。【解決手段】 入力信号CLKが遅延段2を複数回まわって作る遅延信号INVout(INVin, SCout)と該入力信号CLKとを位相比較し、該比較結果に応じて前記遅延段2における遅延量を制御するように構成する。
請求項（抜粋）：
入力信号が遅延段を複数回まわって作る遅延信号と該入力信号とを位相比較し、該比較結果に応じて前記遅延段における遅延量を制御するようにしたことを特徴とする位相同期ループ回路。
IPC (2件)：
FI (2件)：
H03L 7/00 D
, H03L 7/08 J
