特許
J-GLOBAL ID：200903057986151149

半導体装置及びその製造方法

発明者：
中村 俊二

中村 俊二 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 北野 好人
公報種別：公開公報
出願番号（国際出願番号）：特願2000-185176
公開番号（公開出願番号）：特開2002-009259
出願日： 2000年06月20日
公開日（公表日）： 2002年01月11日
要約：
【要約】【課題】 製造工程を複雑にすることなく、グローバル段差を緩和しつつ所望のキャパシタ容量を確保しうる半導体装置及びその製造方法を提供する。【解決手段】 メモリセル領域と周辺回路領域を有する基板上に絶縁膜70を形成し、メモリセル領域内の絶縁膜70に基板に達する開口部74を形成し、開口部74の内壁及び底部に密着層78を形成し、密着層78が形成された開口部74内に蓄積電極80を形成し、周辺回路領域の絶縁膜70を残存するように、密着層78と絶縁膜70との界面から絶縁膜70を基板の表面に対して水平方向にエッチングすることにより、メモリセル領域の絶縁膜70を選択的に除去する。
請求項（抜粋）：
第1の領域と前記第1の領域に接する第2の領域とを含む基板と、前記基板上に形成され、前記第1の領域内に接続孔が形成された第1の絶縁膜と、少なくとも前記接続孔内の前記基板上に形成された密着層と、前記密着層上に形成され、前記第1の絶縁膜上方に突出する蓄積電極と、前記蓄積電極上に形成された誘電体膜と、前記誘電体膜を介して前記蓄積電極を覆うプレート電極と、前記第2の領域の前記第1の絶縁膜上に形成され、側壁の形状が前記蓄積電極の側壁の外周形状を反映した部分を含む第2の絶縁膜とを有することを特徴とする半導体装置。
IPC (2件)：
H01L 27/108 ,  H01L 21/8242
FI (4件)：
H01L 27/10 621 C ,  H01L 27/10 621 B ,  H01L 27/10 651 ,  H01L 27/10 681 F
Fターム (23件)：
5F083AD24 ,  5F083AD48 ,  5F083AD56 ,  5F083GA28 ,  5F083JA04 ,  5F083JA06 ,  5F083JA14 ,  5F083JA15 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA43 ,  5F083MA06 ,  5F083MA17 ,  5F083MA19 ,  5F083NA01 ,  5F083NA08 ,  5F083PR05 ,  5F083PR07 ,  5F083PR21 ,  5F083PR23 ,  5F083PR39 ,  5F083PR40
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM