特許
J-GLOBAL ID:200903058020537390

入力回路及び半導体集積回路装置

発明者:
出願人/特許権者:
代理人 (1件): 恩田 博宣
公報種別:公開公報
出願番号(国際出願番号):特願平10-285286
公開番号(公開出願番号):特開2000-114954
出願日: 1998年10月07日
公開日(公表日): 2000年04月21日
要約:
【要約】【課題】外部信号に応答した内部信号を生成する入力回路であって、増幅時に発生する外部信号のエッジから内部信号の立ち上がりエッジ及び立ち下がりエッジの相対的な遅延を改善する。【解決手段】差動回路は、外部信号DQS ,DQと基準電圧Vref がそれぞれ入力される一対のNMOSトランジスタTN1,TN2を備え、外部信号DQS ,DQと基準電圧Vref に基づいて一対のNMOSトランジスタTN1,TN2にそれぞれ流れる電流に応じて、外部信号DQS ,DQに応答した内部信号dqsz,dqz を出力する。電流調整回路としてのNMOSトランジスタTN4は、外部信号DQS ,DQに対する内部信号dqsz,dqz のレベルに応答して差動回路の電流量を調整すべくオンオフ動作する。
請求項(抜粋):
外部信号を受け、それに応答した内部信号を出力する入力回路であって、前記外部信号と基準信号がそれぞれ入力される一対のトランジスタを備え、前記外部信号と基準信号に基づいて前記一対のトランジスタにそれぞれ流れる電流に応じて、前記外部信号に応答した前記内部信号を出力する差動回路と、前記内部信号のレベルに応答して動作し、前記差動回路の電流量を調整する電流調整回路とを備えたことを特徴とする入力回路。
Fターム (12件):
5J056AA01 ,  5J056AA39 ,  5J056BB21 ,  5J056CC00 ,  5J056CC02 ,  5J056DD13 ,  5J056DD29 ,  5J056EE07 ,  5J056EE15 ,  5J056FF06 ,  5J056FF08 ,  5J056KK01
引用特許:
審査官引用 (4件)
  • 半導体装置
    公報種別:公開公報   出願番号:特願平8-101942   出願人:株式会社日立製作所
  • フリップフロップ回路
    公報種別:公開公報   出願番号:特願平3-270272   出願人:株式会社日立製作所
  • 半導体装置
    公報種別:公開公報   出願番号:特願平3-232720   出願人:日本電気株式会社
全件表示

前のページに戻る