特許
J-GLOBAL ID：200903058021981170
センス回路を有する読み出し出力回路
発明者：
,
出願人/特許権者：
,
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平4-002114
公開番号（公開出願番号）：特開平5-189982
出願日： 1992年01月09日
公開日（公表日）： 1993年07月30日
要約：
【要約】【目的】本発明は、メモリに記憶されたデータの読み出し速度の高速化を図るセンス回路を有する読み出し出力回路を提供することを目的とする。【構成】センス回路を有する読み出し出力回路は、基準側スイッチ113、入力側スイッチ112を具備する。センス動作の開始に先立ち、基準側スイッチ113、入力側スイッチ112をオンし、前記センスアンプ101の第1の入力端に、基準電圧VCCを供給し、第2の入力端を接地する。その後、基準側スイッチ113及び入力側スイッチ112をオフし、センスアンプ101の第1の入力端にダミーセル110の出力信号を供給し、第2の入力端に本体ROMの出力信号を供給し、センス動作を実行する。これより、メモリセルに流れる電流を増大させることなく、メモルセルからのデータ読み出しの高速化が図れる。
請求項（抜粋）：
ダミーセルの出力信号が供給される第1の入力端とメモリセルの出力信号が供給される第2の入力端を持つセンスアンプと、電流路の一端に第1の基準電圧が供給されており、電流路の他端が前記第1の入力端子に接続される第1のスイッチ手段と、電流路の一端が前記第2の入力端子に接続されており、電流路の他端に第2の基準電圧が供給されている第2のスイッチ手段と、センス動作開始前、前記第1及び第2のスイッチ手段をオンして導通状態とし、その後、センス動作の為に前記第1及び第2のスイッチ手段をオフするスイッチ制御手段、を備えることを特徴とするセンス回路を有する読み出し出力回路。
IPC (2件)：
G11C 16/06
, H01L 27/10 481
