特許

J-GLOBAL ID：200903058024166850

画像表示装置の製造方法

発明者： 宇田 芳己
出願人/特許権者： キヤノン株式会社
代理人 (1件)： 渡辺 勝 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-003261
公開番号（公開出願番号）：特開2000-200547
出願日： 1999年01月08日
公開日（公表日）： 2000年07月18日
要約：

【要約】【課題】 電子放出素子の配置精度や製造歩留まりを維持しつつ、工程の簡易化や製造コストの低減化が可能となる画像表示装置のリアプレートの製造方法を提供すること。【解決手段】 列配線と行配線とにそれぞれ接続された電子放出素子の1対の素子電極を、電極部材層を列配線の配置方向に平行に設けてから、印刷技術とレーザ照射処理を組み合わせた加工方法を用いて列側素子電極となる部分と行側素子電極となる部分とに分割してから、分割されたそれぞれの部分を所定の素子電極が得られるように加工する。

請求項（抜粋）：

基板上に、一対の電極間に電子放出部を有する電子放出素子を有し、フェースプレートの画素に対応する画素対応部の多数を配列し、該電子放出素子の配置面を画像表示装置内で該フェイスプレートの画素を有する画像表示部に対向して用いるリアプレートの製造方法において、(a)基板上の各画素対応部の列方向の境界を規定する複数の互いに平行な列配線を設ける工程と(b)各画素対応部の行方向の境界を規定する互いに平行な複数の行配線を、前記列配線との交差部を絶縁層で絶縁して設ける工程と、(c)該列配線の配線方向に沿って並ぶ画素対応部の列のそれぞれについて、全画素対応部を貫く帯状の電極部材層を設ける工程と、(d)該電極部材層を加工し、各画素対応部内に列側素子電極と行側素子電極とからなる一対の電極を形成し、その際、少なくとも列側素子電極は各画素対応部毎に分離して設ける工程と、(e)各画素対応部内の前記一対の電極間に電子放出部を設けて電子放出素子とする工程と、(f)該列側素子電極を前記行配線と接続した状態を得る工程と、(g)該行側素子電極を前記列配線と接続した状態を得る工程と、を有することを特徴とする画像表示装置用リアプレートの製造方法。

IPC (2件)：

H01J 9/02 ,  G09F 9/30 337

FI (2件)：

H01J 9/02 E ,  G09F 9/30 337

Fターム (8件)：

5C094AA14 ,  5C094AA32 ,  5C094AA42 ,  5C094AA43 ,  5C094BA32 ,  5C094DA13 ,  5C094EA04 ,  5C094GB01