特許

J-GLOBAL ID：200903058037661663

マグネトレジスティブヘッド用増幅回路及びマグネトレジスティブヘッド用増幅器

発明者： アナトリー アラノフスキー
出願人/特許権者： シリコン システムズ インコーポレーテッド
代理人 (1件)： 南條 眞一郎
公報種別：公開公報
出願番号（国際出願番号）：特願平5-250888
公開番号（公開出願番号）：特開平6-195608
出願日： 1993年10月07日
公開日（公表日）： 1994年07月15日
要約：

【要約】【目的】 マグネトレジスティブ素子により発生する信号にバイアスをかけ、これを増幅するための増幅器を提供する。【構成】 この回路の入力段には入力インピーダンスが低い差動共通ベース構成での2個のトランジスタが含まれている。2個のトランジスタは別の同一の電流源に結合されているため、2個のトランジスタを通る電流間の平衡が維持される。これらの電流はフィードバックループを用いずに平衡が保たれる。追加の入力段を加え、追加のマグネトレジスティブ素子からの信号を選択し増幅することができる。共通モードのスイッチ構成を用いることにより、スイッチ過渡現象が大きく軽減される。

請求項（抜粋）：

マグネトレジスティブ素子にバイアスをかけ前記マグネトレジスティブ素子により発生する信号を増幅するためのマグネトレジスティブヘッド用増幅回路であって:前記マグネトレジスティブ素子と電源に結合された第1電流源と;第1差動対構成で結合されている複数のトランジスタを含み、これらのトランジスタの前記第1差動対の第1トランジスタのエミッタが、前記マグネトレジスティブ素子の抵抗の変動から生じる電流偏差を増幅するために、前記マグネトレジスティブ素子に結合されている入力段と;バイアス電圧を供給するためのトランジスタの前記第1差動対の各ベースに結合された電圧源とで構成されたマグネトレジスティブヘッド用増幅回路。

引用特許：

審査官引用 (3件)

• 特開平3-012005
  
• 特開昭58-189803
  
• 特開昭61-084519