特許
J-GLOBAL ID:200903058046426430

半導体記憶装置及びその制御方法

発明者:
出願人/特許権者:
代理人 (1件): 高橋 勇
公報種別:公開公報
出願番号(国際出願番号):特願2002-370697
公開番号(公開出願番号):特開2004-199842
出願日: 2002年12月20日
公開日(公表日): 2004年07月15日
要約:
【課題】更なる高速化を実現する。【解決手段】まず、リフレッシュ動作時にメモリセルから読み出したデータをすぐにメモリセルに書き戻さずに、リフレッシュ用のセンスアンプ9-2内にデータを退避させておく。続いて、外部からの読み出し・書き込み要求に対しては、読み出し・書き込み用のセンスアンプ9-1で読み出し・書き込み動作を行い、その動作終了後にリフレッシュ用のセンスアンプ9-2内に退避しておいたデータをメモリセルへ書き戻す。これにより、リフレッシュの読み出し動作後に外部アドレスの読み出しを行った場合はリフレッシュの書き込みに必要な時間だけ読み出し時間を速くすることができ、リフレッシュの書き込み動作後に外部アドレスの読み出しを行った場合はリフレッシュの読み出しに必要な時間だけ読み出し時間を速くすることができる。【選択図】 図2
請求項(抜粋):
DRAMと同じメモリセルのアレイを備えるとともに当該半導体記憶装置の外から見るとSRAMとして動作する半導体記憶装置において、リフレッシュアドレスに対応する前記メモリセルに記憶されたデータをリフレッシュするリフレッシュ用センスアンプと、当該半導体記憶装置の外から供給された入力アドレスに対応する前記メモリセルに対してデータを読み出したり書き込んだりする読み出し書き込み用センスアンプとを備え、 前記リフレッシュ用センスアンプは、前記リフレッシュアドレスに対応する前記メモリセルから前記データを読み出し、 続いて、前記読み出し書き込み用センスアンプは、前記入力アドレスに対応するメモリセルに対してデータを読み出し又は書き込み、 続いて、前記リフレッシュ用センスアンプは、前記リフレッシュアドレスに対応する前記メモリセルに、読み出した前記データを再び書き込む、 ことを特徴とする半導体記憶装置。
IPC (2件):
G11C11/403 ,  G11C11/409
FI (3件):
G11C11/34 363M ,  G11C11/34 353C ,  G11C11/34 371J
Fターム (27件):
5M024AA50 ,  5M024BB14 ,  5M024BB27 ,  5M024BB35 ,  5M024BB36 ,  5M024BB39 ,  5M024CC63 ,  5M024CC65 ,  5M024CC68 ,  5M024CC79 ,  5M024CC86 ,  5M024CC87 ,  5M024DD80 ,  5M024DD87 ,  5M024DD92 ,  5M024EE05 ,  5M024EE08 ,  5M024EE22 ,  5M024EE23 ,  5M024EE29 ,  5M024GG01 ,  5M024KK22 ,  5M024KK32 ,  5M024PP01 ,  5M024PP02 ,  5M024PP03 ,  5M024PP07

前のページに戻る