特許

J-GLOBAL ID：200903058052792588

半導体装置及びその製造方法

発明者： 吉川 満 ,  小林 昭志
出願人/特許権者： 日本テキサス・インスツルメンツ株式会社
代理人 (1件)： 佐々木 聖孝
公報種別：公開公報
出願番号（国際出願番号）：特願平9-348482
公開番号（公開出願番号）：特開平11-168141
出願日： 1997年12月03日
公開日（公表日）： 1999年06月22日
要約：

【要約】【課題】 高密度に集積化され、2層配線構造(DLM)及び3層配線構造(TLM)又はそれ以上の多層配線構造にも適用できる半導体装置、及びこの半導体装置を製造するに際し、ボイドの発生がなく、プロセスステップが少なく、パーティクルの発生が少ない半導体装置の製造方法を提供すること。【解決手段】 半導体基体1上に複数の第1の配線4が所定間隔を置いて設けられ、第1の配線4が、シロキサン変性ポリイミド系化合物からなる層間絶縁膜6の欠除部15を介して、第2の配線9と接続されている半導体装置10。及び半導体基体1上に複数の第1の配線4を所定間隔を置いて形成する工程と、シロキサン変性ポリイミド系化合物からなる層間絶縁膜6を形成する工程と、前記層間絶縁膜6に所定形状の欠除部15を設ける工程と、この欠除部15を介して前記第1の配線4と接続するように第2の配線9を形成する工程とを有する、半導体装置10の製造方法。

請求項（抜粋）：

半導体基体上に複数の第1の配線が所定間隔を置いて設けられ、前記第1の配線が、ポリイミド系化合物からなる層間絶縁膜の欠除部を介して、第2の配線と接続されている半導体装置。

IPC (3件)：

H01L 21/768 ,  H01L 21/312 ,  H01L 21/31

FI (4件)：

H01L 21/90 C ,  H01L 21/312 N ,  H01L 21/90 S ,  H01L 21/95