特許
J-GLOBAL ID:200903058078922056
不揮発性半導体記憶装置とその製造方法
発明者:
出願人/特許権者:
代理人 (1件):
芝野 正雅
公報種別:公開公報
出願番号(国際出願番号):特願平11-032820
公開番号(公開出願番号):特開2000-232172
出願日: 1999年02月10日
公開日(公表日): 2000年08月22日
要約:
【要約】【課題】 シリサイドプロセスを採用した不揮発性半導体記憶装置とその製造方法。【解決手段】 シリコン基板1上に形成されたフローティングゲート4と、このフローティングゲート4を被覆するトンネル酸化膜3と、このトンネル酸化膜3を介して前記フローティングゲート4上に重なる領域を持つように形成されるコントロールゲート66と、前記フローティングゲート4及び前記コントロールゲート66に隣接する前記シリコン基板1の表面に形成されるN型のソース・ドレイン領域7,8と、層間絶縁膜9を介して前記ソース・ドレイン領域7,8に接続された金属配線10とを備えた不揮発性半導体記憶装置において、前記コントロールゲート66がポリシリコン膜(第2の導電膜6B)とチタンシリサイド膜33Bとから構成されていることを特徴とする。
請求項(抜粋):
一導電型のシリコン基板上に形成されたフローティングゲートと、このフローティングゲートを被覆する絶縁膜と、この絶縁膜を介して前記フローティングゲート上に重なる領域を持つように形成されるコントロールゲートと、前記フローティングゲート及び前記コントロールゲートに隣接する前記シリコン基板の表面に形成される逆導電型の拡散領域と、層間絶縁膜を介して前記拡散領域に接続された金属配線とを備えた不揮発性半導体記憶装置において、前記コントロールゲートがポリシリコン膜とその上面がシリサイド化されたチタンシリサイド膜から成る積層膜であることを特徴とする不揮発性半導体記憶装置。
IPC (4件):
H01L 21/8247
, H01L 29/788
, H01L 29/792
, H01L 27/115
FI (2件):
H01L 29/78 371
, H01L 27/10 434
Fターム (39件):
5F001AA21
, 5F001AA22
, 5F001AB03
, 5F001AC02
, 5F001AC04
, 5F001AC06
, 5F001AC20
, 5F001AD12
, 5F001AD41
, 5F001AE02
, 5F001AE08
, 5F001AF10
, 5F001AG12
, 5F001AG21
, 5F001AG22
, 5F001AG30
, 5F083EP02
, 5F083EP25
, 5F083ER02
, 5F083ER05
, 5F083ER09
, 5F083ER14
, 5F083ER17
, 5F083ER21
, 5F083GA02
, 5F083GA28
, 5F083GA30
, 5F083JA35
, 5F083JA36
, 5F083JA39
, 5F083JA40
, 5F083JA53
, 5F083JA56
, 5F083MA04
, 5F083MA05
, 5F083MA06
, 5F083MA20
, 5F083PR34
, 5F083PR36
前のページに戻る