特許
J-GLOBAL ID：200903058079375008
情報処理装置
発明者：
出願人/特許権者：
代理人 (1件)：
柏木 明 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-214385
公開番号（公開出願番号）：特開平7-065591
出願日： 1993年08月30日
公開日（公表日）： 1995年03月10日
要約：
【要約】【目的】 空きエリアのみで記憶する各種情報が一定のブロック単位でのみ消去されるフラッシュメモリの情報消去の回数を減少させて劣化を防止する。【構成】 初期状態では空きエリアでありアドレスを記憶可能なアドレスエリアと実質的な情報を記憶する主情報エリアとが設定された記憶情報の複数のバイトからなる記憶情報領域をフラッシュメモリ13に形成し、更新する主情報を初期状態のアドレスエリアと共にフラッシュメモリ13の空きエリアに格納する情報格納手段をCPU2等で形成し、この情報格納手段がフラッシュメモリ13に格納した新規の記憶情報領域のアドレスを更新される記憶情報のアドレスエリアに格納するアドレス格納手段をCPU2等で形成し、フラッシュメモリ13の記憶情報を消去することなく更新する。
請求項（抜粋）：
情報が空きエリアのみで書込可能であると共に一定のブロック単位で消去されるフラッシュメモリを具備した情報処理装置において、初期状態では空きエリアでありアドレスを記憶可能なアドレスエリアと実質的な情報を記憶する主情報エリアとが設定された記憶情報の複数のバイトからなる記憶情報領域を前記フラッシュメモリに形成し、更新する主情報を初期状態のアドレスエリアと共に前記フラッシュメモリの空きエリアに格納する情報格納手段を設け、この情報格納手段が前記フラッシュメモリに格納した新規の記憶情報領域のアドレスを更新される記憶情報領域のアドレスエリアに格納するアドレス格納手段を設けたことを特徴とする情報処理装置。
IPC (3件)：
G11C 16/06
, G06F 12/02 510
, G06F 12/16 310
