特許
J-GLOBAL ID：200903058089015727
USBおよび類似用途向けのDMAコントローラ
発明者：
,
出願人/特許権者：
代理人 (5件)：
吉武 賢次
, 橘谷 英俊
, 佐藤 泰和
, 吉元 弘
, 川崎 康
公報種別：公表公報
出願番号（国際出願番号）：特願2004-542728
公開番号（公開出願番号）：特表2006-502491
出願日： 2003年10月04日
公開日（公表日）： 2006年01月19日
要約：
様々な強化策をDMAコントローラ(34)に施し、ユニバーサル・シリアル・バス(USB)アプリケーションなど多様なDMAアプリケーションで使用するためにDMAコントローラ(34)を最適化することができる。まず、DMAチャネル(24)を介したデータ転送の長さを制御するカウント値を格納するために使用されるDMAカウント・レジスタ(54)は、選択的にディセイブルにされ、したがってDMAカウント・レジスタ(54)がディセイブルにされているとき、DMA制御回路(38)は、DMAカウント・レジスタ(54)とは独立にデータ転送を実行することができる。エンドポイント・ウォッチドッグ・タイマ(40)は、DMA制御回路(38)に接続され、所定の時間内にDMAチャネル(24)が1つもデータを受け取らなかったとき、割込みを発生するように構成することもできる。さらに、最終ワードが部分的なワードである場合、DMA制御回路(38)に、データ・パケットからのデータの最終ワードの伝送を遅延させるための部分的ワード遅延機能を組み込むことができる。さらに、USBプロフィール回路(26)は、DMA制御回路(38)に接続され、USBプロフィール回路(26)によってサポートされている複数のUSBプロトコルのうちから選択されたUSBプロトコルと共に使用するために、少なくとも1つのDMA制御回路(38)の動作パラメータを制御し、選択的にDMA制御回路(38)を最適化することができる。
請求項（抜粋）：
(a)少なくとも1つのダイレクト・メモリ・アクセス(DMA)チャネルを介してデータを通信するように構成されたDMA制御回路と、
(b)前記DMAチャネルを介したデータ転送の長さを制御するカウント値を格納するように構成されたDMAカウント・レジスタと
を含み、
前記DMA制御回路が、前記DMAカウント・レジスタを選択的にディセイブルにし、前記DMAカウント・レジスタとは独立にデータ転送を実施するように構成されることを特徴とする回路装置。
IPC (1件)：
FI (2件)：
G06F13/28 310G
, G06F13/28 310E
5B061DD06
, 5B061DD11
, 5B061DD17
, 5B061RR05
, 5B061RR06
