特許
J-GLOBAL ID：200903058095618751
基板バイアス回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
吉田 茂明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-000674
公開番号（公開出願番号）：特開平8-186232
出願日： 1995年01月06日
公開日（公表日）： 1996年07月16日
要約：
【要約】【目的】 電源電圧の立上り時に基板電位が正電圧になることを防止する基板バイアス回路を得る。【構成】 コンデンサ15の一端をFET11のゲートとFET13のソースに接続し、他端を電源電位端VCCに接続し、FET11のソースを基板電位端VBBに接続し、ドレインを接地電位端GND側とFET13のドレインに接続し、FET13のゲートを電源の立上り状態を示すPORB信号出力端子に接続する。FET11のドレインと接地電位端GNDとの間に、同様にFET12、FET14、コンデンサ16を接続し、シャント機能付負電圧バイアスクランプ回路30を構成する。【効果】 基板電位が負方向に深くなることを防止し、電源電圧の立上り状態の期間においては、基板電位端と接地電位端とが導通することで、基板電位が正電圧になることを防止できるという効果がある。
請求項（抜粋）：
接地電位端と基板電位端との間に接続され、基板電位が負方向に深くなることを防止する負電圧バイアスクランプ回路を備えた基板バイアス回路であって、前記負電圧バイアスクランプ回路は、電源電圧の立上り状態において、前記基板電位端と前記接地電位端とを導通状態にするシャント機能を備えた基板バイアス回路。
IPC (4件)：
H01L 27/04
, H01L 21/822
, G11C 11/407
, H02M 3/07
H01L 27/04 G
, G11C 11/34 354 F
