特許

J-GLOBAL ID：200903058118921791

アクティブマトリクス基板の検査方法、および半導体装置の製造方法

発明者： 伊藤 友幸
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 鈴木 喜三郎 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-077890
公開番号（公開出願番号）：特開2000-277740
出願日： 1999年03月23日
公開日（公表日）： 2000年10月06日
要約：

【要約】【課題】 LDD構造を備えるTFTを形成したアクティブマトリクス基板において低濃度ドレイン領域のチャネル長方向の寸法が正常であるか否かを容易に、かつ正確に検査することのできるアクティブマトリクス基板の検査方法、およびこの方法を用いた半導体装置の製造方法を提供すること。【解決手段】 アクティブマトリクス基板200の製造工程に検査用基板を流して、第1および第2の検査用TFT10A、10Bを線対称に形成した後、これらのTFTをオン状態にしたときの各低濃度ドレイン領域17A、17B発光状態をエミッション顕微鏡で観察する。その結果、低濃度ドレイン領域17A、17Bのチャネル長方向における寸法が同一であれば、各低濃度ドレイン領域17A、17Bでホットエレクトロンが発生する度合いは同等なので、発光強度は同等である。これに対して、マスクずれによって、低濃度ドレイン領域17A、17Bのチャネル長方向における寸法がばらつけば、発光強度が相違する。

請求項（抜粋）：

ゲート電極の端部にゲート絶縁膜を介して対峙する領域に低濃度ソース領域および低濃度ドレイン領域を備えるとともに、当該低濃度ソース領域および低濃度ドレイン領域にそれぞれに隣接して高濃度ソース領域および高濃度ドレイン領域を備えるLDD構造の薄膜トランジスタを形成したアクティブマトリクス基板の検査方法において、前記基板上に前記LDD構造を有する第1および第2の検査用薄膜トランジスタが形成されてなり、前記第1の検査用薄膜トランジスタと前記第2の検査用薄膜トランジスタとは低濃度ドレイン領域がゲート電極に対して反対側に位置するように線対称に形成されてなり、当該第1および第2の検査用薄膜トランジスタをオン状態にしたときの当該第1および第2の検査用薄膜トランジスタの各低濃度ドレイン領域での発光強度に基づいて、前記基板上に形成した薄膜トランジスタの低濃度ドレイン領域のチャネル長方向の寸法を検査することを特徴とするアクティブマトリクス基板の検査方法。

IPC (3件)：

H01L 29/786 ,  G02F 1/136 500 ,  H01L 21/336

FI (4件)：

H01L 29/78 612 A ,  G02F 1/136 500 ,  H01L 29/78 616 A ,  H01L 29/78 624

Fターム (41件)：

2H092JA24 ,  2H092JA34 ,  2H092JA37 ,  2H092KA02 ,  2H092MA09 ,  2H092MA15 ,  2H092MA30 ,  2H092NA27 ,  2H092NA30 ,  2H092PA06 ,  5F110AA13 ,  5F110AA24 ,  5F110BB01 ,  5F110BB04 ,  5F110CC02 ,  5F110DD02 ,  5F110DD13 ,  5F110DD24 ,  5F110DD25 ,  5F110EE03 ,  5F110EE04 ,  5F110EE28 ,  5F110EE44 ,  5F110FF02 ,  5F110FF30 ,  5F110GG02 ,  5F110GG13 ,  5F110GG28 ,  5F110GG42 ,  5F110GG45 ,  5F110GG47 ,  5F110HJ01 ,  5F110HJ04 ,  5F110HJ13 ,  5F110HM13 ,  5F110HM15 ,  5F110NN02 ,  5F110PP02 ,  5F110PP03 ,  5F110QQ01 ,  5F110QQ30