特許
J-GLOBAL ID：200903058153955070
差動増幅回路及びこれを用いた基準電圧発生回路
発明者：
出願人/特許権者：
代理人 (1件)：
外川 英明
公報種別：公開公報
出願番号（国際出願番号）：特願平9-312936
公開番号（公開出願番号）：特開平11-143564
出願日： 1997年11月14日
公開日（公表日）： 1999年05月28日
要約：
【要約】【課題】 トランジスタのしきい値のバラツキに拘わらず安定な出力電圧を得ることができる差動増幅回路及びこれを用いた基準電圧発生回路を提供する。【解決手段】 差動増幅回路10は、差動PMOSトランジスタ対QP1,QP2と、カレントミラー回路を構成するNMOSトランジスタ対QN1,QN2を有する。内部入力ノードG1,G2と信号入力端子20A,20Bの間には、クロックにより制御されてこれらの間の接続切り替えを行う第1のアナログスイッチ回路11が設けられる。これと同期して、内部出力ノードN1,N2を交互に信号出力端子21に接続する第2のアナログスイッチ回路12、負荷のゲートを内部出力ノードN1,N2に交互に切り替え接続する第3のアナログスイッチ回路13が設けられる。信号入力端子20A,20Bに、出力電圧が帰還されるダイオード回路16,17が設けられて基準電圧発生回路が構成される。
請求項（抜粋）：
ソースが共通に第1の電源端子に接続され、ドレインがそれぞれ負荷を介して第2の電源端子に接続された差動トランジスタ対と、この差動トランジスタ対のゲートに差動入力信号を供給するための二つの信号入力端子と、前記差動トランジスタ対のドレインの少なくとも一方の信号電圧を取り出すための信号出力端子と、所定周波数のクロックにより制御されて前記信号入力端子を交互に切り替えて前記差動トランジスタ対のゲートに接続する第1のスイッチ回路と、前記クロックにより制御されて前記差動トランジスタ対のドレインを交互に切り替えて前記信号出力端子に接続する第2のスイッチ回路とを備えたことを特徴とする差動増幅回路。
IPC (4件)：
G05F 3/30
, G11C 11/407
, H01L 21/8238
, H01L 27/092
G05F 3/30
, G11C 11/34 354 F
, H01L 27/08 321 L
