特許
J-GLOBAL ID：200903058180459123
半導体装置およびその製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-204617
公開番号（公開出願番号）：特開2001-035914
出願日： 1999年07月19日
公開日（公表日）： 2001年02月09日
要約：
【要約】【課題】 素子形成領域の面積が設計段階より小さくなること、および、素子分離領域の端部が損傷することを抑制して、電気的特性の向上が図られたMOSFETを備えた半導体装置およびその製造方法を提供する。【解決手段】 トレンチ5の表面に、屈折率が1.5〜1.95の窒化酸化シリコン膜22を形成する。このとき、窒化酸化シリコン膜22の幅W1は、窒化酸化シリコン膜22の表面が形成する凹部が、凹部埋め込み工程で用いる埋め込み材の埋め込み限界以上の大きさになるように、50nm以下に設定する。
請求項（抜粋）：
主表面から所定の深さにかけて溝が形成されたシリコン基板と、少なくとも前記溝の側面を覆うように形成され、第1のエッチング条件において、シリコン窒化膜よりもエッチング速度が小さく、かつ、第2のエッチング条件において、シリコン酸化膜よりもエッチング速度が小さい、熱による酸化反応を生じにくい材料からなる溝側面保護膜とを備えた、半導体装置。
Fターム (17件)：
5F032AA35
, 5F032AA44
, 5F032AA45
, 5F032AA54
, 5F032BA01
, 5F032BA05
, 5F032CA17
, 5F032DA02
, 5F032DA04
, 5F032DA23
, 5F032DA24
, 5F032DA30
, 5F032DA33
, 5F032DA34
, 5F032DA53
, 5F032DA58
, 5F032DA78
