特許

J-GLOBAL ID：200903058187805345

薄膜トランジスタ素子及びその製造方法

発明者： 平井 桂
出願人/特許権者： コニカミノルタホールディングス株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願2003-043782
公開番号（公開出願番号）：特開2004-253681
出願日： 2003年02月21日
公開日（公表日）： 2004年09月09日
要約：

【課題】高真空系やフォトリソグラフを用いることなく、精度の高い薄膜トランジスタ素子を、簡易かつ効率的に提供する。【解決手段】支持体上に半導体層に接するインク受容層を設け、該インク受容層に、第1のインクを導入することにより、チャネル領域を規定する絶縁性領域を形成した後、該絶縁性領域の両端のインク受容層に、第2のインクを導入し乾燥することにより、ソース電極、およびドレイン電極の形成を行うことを特徴とする薄膜トランジスタ素子の製造方法及び薄膜トランジスタ素子。【選択図】 図1

請求項（抜粋）：

支持体上にゲート電極、該ゲート電極上にゲート絶縁層、該ゲート絶縁層上に半導体層、該半導体層に接するインク受容層をそれぞれ設け、該インク受容層に、第1のインクを導入することにより、チャネル領域を規定する絶縁性領域を形成した後、該絶縁性領域の両端のインク受容層に第2のインクを導入し乾燥することにより、ソース電極およびドレイン電極の形成を行うことを特徴とする薄膜トランジスタ素子の製造方法。

IPC (5件)：

H01L29/786 ,  H01L21/28 ,  H01L21/283 ,  H01L21/336 ,  H01L51/00

FI (5件)：

H01L29/78 618B ,  H01L21/28 301Z ,  H01L21/283 A ,  H01L29/78 616K ,  H01L29/28

Fターム (53件)：

4M104AA01 ,  4M104AA09 ,  4M104AA10 ,  4M104BB02 ,  4M104BB04 ,  4M104BB05 ,  4M104BB06 ,  4M104BB07 ,  4M104BB08 ,  4M104BB09 ,  4M104BB13 ,  4M104BB16 ,  4M104BB17 ,  4M104BB18 ,  4M104BB36 ,  4M104DD37 ,  4M104DD51 ,  4M104EE02 ,  4M104EE16 ,  4M104EE17 ,  4M104GG09 ,  5F110AA30 ,  5F110CC05 ,  5F110CC07 ,  5F110DD01 ,  5F110DD11 ,  5F110DD12 ,  5F110DD13 ,  5F110DD14 ,  5F110DD17 ,  5F110EE03 ,  5F110EE44 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF24 ,  5F110FF27 ,  5F110FF28 ,  5F110FF29 ,  5F110GG05 ,  5F110GG24 ,  5F110GG28 ,  5F110GG29 ,  5F110GG42 ,  5F110GG43 ,  5F110GG44 ,  5F110HK01 ,  5F110HK31 ,  5F110HK32 ,  5F110HK41 ,  5F110NN15 ,  5F110NN27 ,  5F110NN33

引用特許：

審査官引用 (1件)

• 導電性部材の製造方法
  公報種別：公開公報   出願番号：特願2003-094777   出願人：キヤノン株式会社