特許

J-GLOBAL ID：200903058192945171

半導体装置並びにその製造方法

発明者： 中村 聡
出願人/特許権者： 川崎製鉄株式会社
代理人 (1件)： 金山 敏彦 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-256160
公開番号（公開出願番号）：特開平6-112480
出願日： 1992年09月25日
公開日（公表日）： 1994年04月22日
要約：

【要約】【目的】 ソース及びドレイン領域の浅い接合が不要でありかつ短チャネル効果が抑制され、更に高電流駆動能力を有する半導体装置並びにその製造方法を提供する。【構成】 P型の半導体基板の表面領域に溝13と、溝13にゲート酸化膜16を介してゲート電極17とを形成し、ゲート電極17を挟持する位置にソース4及びドレイン5を形成した。更に、ソース4及びドレイン5に、水平方向及び垂直方向でゲート電極17と接しない部分Xeff を設けた。従って、実効的なソース4及びドレイン5の不純物領域の深さは垂直方向でゲート電極と接しない部分Xeff に相当し、ソース4及びドレイン5の不純物領域の深さを浅くする必要が全くなく、短チャネル効果を抑制しかつ超微細化を実現し得る。また、ゲート電極17のソース4及びドレイン5と接触しない面によりチャネルを構成し、トランンジスタの占有面積を増加することなくチャネル幅を増加して高電流駆動能力を得る。

請求項（抜粋）：

第1導電型の半導体基体と、第1導電型の半導体基体の表面領域に設けられた少なくとも1つの溝と、この溝に絶縁膜を介して形成されたゲート電極と、ゲート電極を挟持する位置に形成されかつソース及びドレインを構成する少なくとも2つの第2導電型不純物領域と、ゲート電極の第2導電型不純物領域と接触しない面により構成されたチャネルと、を備えることを特徴とする半導体装置。