特許
J-GLOBAL ID：200903058204214321
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
玉村 静世
公報種別：公開公報
出願番号（国際出願番号）：特願平6-011393
公開番号（公開出願番号）：特開平7-211076
出願日： 1994年01月06日
公開日（公表日）： 1995年08月11日
要約：
【要約】【目的】 本発明の目的は、スタティックRAMの動作の高速化を図ることにある。【構成】 行アドレスが同一で列アドレスが順次変化される期間において、行アドレスデコーダ活性化信号φX、ビット線プリチャージ信号φpの復帰を、タイミング制御回路T-CNTLで阻止することにより、1回のワード線駆動によってビット線b0,b0*〜bm,bm*に得られたデータを保持し、それを列選択スイッチY-SWによって順次選択することによって、列アドレスの切換えに対応するデータの高速読出しを可能とする。また、書込みアンプW-AMPを動作状態に保ったまま、ビット線プリチャージを阻止し、その状態で、列アドレスを順次切換えることにより、メモリセルへの高速書込みを可能とする。
請求項（抜粋）：
行アドレスに応じて選択されるワード線、及び列アドレスに応じて選択されるビット線のそれぞれに結合されたスタティック型メモリセルと、入力されるアドレスの変化を検出するためのアドレス変化検出回路とを有し、上記アドレス変化検出回路の検出結果に基づいて動作される半導体記憶装置において、行アドレスが同一で、列アドレスが順次変化される期間、上記ビット線のプリチャージを禁止するための制御手段を含むことを特徴とする半導体記憶装置。
FI (2件)：
G11C 11/34 M
, G11C 11/34 301 D
