特許

J-GLOBAL ID：200903058208816075

レジストパターン形成方法

発明者： 片岡 雅雄
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 宮井 暎夫
公報種別：公開公報
出願番号（国際出願番号）：特願2002-254182
公開番号（公開出願番号）：特開2004-095803
出願日： 2002年08月30日
公開日（公表日）： 2004年03月25日
要約：

【課題】微細化が要求される繰返しパターン領域と、ランダムパターン領域とで、選択的に領域を指定しパターンシュリンクを行う。【解決手段】半導体基板上にレジスト膜2を形成する工程と、レジスト膜2を露光現像処理することでレジストパターン2aを形成する工程と、レジストパターン2aに対して領域を選択して露光する工程と、半導体基板を加熱処理して、露光領域外のレジスト膜に熱流動を起こさせることにより、選択的にレジストパターン2aの寸法を変化させる工程とを含む。この場合、レジストパターン2aはホールパターンであり、露光領域外のホールパターンの寸法を熱処理前よりも小さくすることができる。【選択図】 図1

請求項（抜粋）：

半導体基板上にレジスト膜を形成する工程と、前記レジスト膜を露光現像処理することでレジストパターンを形成する工程と、前記レジストパターンに対して領域を選択して露光する工程と、前記半導体基板を加熱処理して、露光領域外の前記レジスト膜に熱流動を起こさせることにより、選択的に前記レジストパターンの寸法を変化させる工程とを含むレジストパターン形成方法。

IPC (2件)：

H01L21/027 ,  G03F7/40

FI (3件)：

H01L21/30 570 ,  G03F7/40 511 ,  H01L21/30 502C

Fターム (7件)：

2H096AA25 ,  2H096BA20 ,  2H096HA05 ,  2H096JA04 ,  2H096LA16 ,  5F046AA13 ,  5F046LA18