特許
J-GLOBAL ID：200903058219717443
スイッチング電源装置
発明者：
出願人/特許権者：
代理人 (1件)：
大田 優
公報種別：公開公報
出願番号（国際出願番号）：特願平6-015844
公開番号（公開出願番号）：特開平7-213049
出願日： 1994年01月14日
公開日（公表日）： 1995年08月11日
要約：
【要約】【目的】 回路構成を複雑にすることなく整流素子に発生する損失を低減し、高い効率の昇圧型のスイッチング電源装置を提供する。【構成】 スイッチングトランジスタQ1にNチャネルMOS FETを使用し、整流素子としてのトランジスタQ2にPチャネルMOS FETを使用する。トランジスタQ2のソース、ゲート間に抵抗R3を接続して電流路を形成し、さらにトランジスタQ2のゲートをコンデンサC3を介して、制御回路3のスイッチングトランジスタQ1のゲートが接続される出力端子に接続する。【効果】 整流素子にMOS FETを使用するので、整流素子に発生する損失は少なくなる。整流素子としてのトランジスタは抵抗素子と容量素子を追加しただけで、スイッチングトランジスタと同じ制御信号で駆動することができる。よって、回路構成が簡素で高い効率のスイッチング電源装置が得られる。
請求項（抜粋）：
チョークコイルと電解効果型のトランジスタによるスイッチング素子を直列に接続し、スイッチング素子がターンオフした時に該チョークコイルに発生するフライバック電圧によるエネルギーを整流平滑することにより、入力電圧より高い出力電圧を得る昇圧型のスイッチング電源装置において、該スイッチング素子とは極性が反対の電界効果型のトランジスタを整流素子として使用し、前記トランジスタ整流素子のゲートとソースの間に容量素子以外の受動素子による電流路を設け、さらに該トランジスタ整流素子のゲートには容量素子を介して該スイッチング素子のゲートに加えられる制御信号を印加することを特徴とするスイッチング電源装置。
IPC (2件)：
前のページに戻る
