特許
J-GLOBAL ID：200903058226075023

半導体集積回路およびその設計方法

発明者：
長沢 重信

長沢 重信 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 高橋 詔男 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-001862
公開番号（公開出願番号）：特開平11-204766
出願日： 1998年01月07日
公開日（公表日）： 1999年07月30日
要約：
【要約】【課題】 ノイズを確実に抑制することのできる半導体集積回路の設計方法を提供する。【解決手段】 基本セルと電源線およびグラウンド線のレイアウトを実施し、各バイパスコンデンサのサイズおよび配置間隔を仮設定した後、そのバイパスコンデンサを基本セル、電源線およびグラウンド線等のレイアウトに応じて基本セルの空き領域にそれぞれ配置する。希望通りのバイパスコンデンサの配置が得られた場合にはその配置を最終的な配置とし、希望通りの配置が得られなかった場合にはバイパスコンデンサのサイズと配置間隔を設定し直した上で各バイパスコンデンサを再度配置し直す手順を希望通りのバイパスコンデンサの配置が得られるまで繰り返す。
請求項（抜粋）：
複数の基本セルと、これら基本セルにわたって配置された電源線およびグラウンド線と、これら電源線およびグラウンド線に電気的に接続された複数のバイパスコンデンサとを含む半導体集積回路の設計方法であって、前記複数の基本セルと前記電源線および前記グラウンド線のレイアウトを実施するとともに、前記各バイパスコンデンサのサイズおよびバイパスコンデンサ間の配置間隔を仮設定した後、サイズと配置間隔を仮設定した前記各バイパスコンデンサを前記レイアウトに応じて前記基本セルの空き領域にそれぞれ配置し、希望通りのバイパスコンデンサの配置が得られた場合にはその配置を最終的な配置とする一方、希望通りのバイパスコンデンサの配置が得られなかった場合には前記バイパスコンデンサのサイズと配置間隔とを設定し直した上で各バイパスコンデンサを再度配置し直す手順を希望通りのバイパスコンデンサの配置が得られるまで繰り返すことを特徴とする半導体集積回路の設計方法。
IPC (2件)：
H01L 27/118 ,  H01L 21/82
FI (3件)：
H01L 21/82 M ,  H01L 21/82 B ,  H01L 21/82 L
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM