特許

J-GLOBAL ID：200903058232810347

表示装置の同期制御回路

発明者： 高山 昭憲
出願人/特許権者： 株式会社富士通ゼネラル
公報種別：公開公報
出願番号（国際出願番号）：特願平7-030574
公開番号（公開出願番号）：特開平8-221041
出願日： 1995年02月20日
公開日（公表日）： 1996年08月30日
要約：

【要約】【目的】 システムの暴走時にリセットをかけても、液晶表示部へのクロック信号及び同期信号の供給ができるようにして液晶の劣化を防止する。【構成】 リセット部4から電源投入時のみ生成される第1リセット信号と少なくともリセット・コマンドが入力されたときに生成される第2リセット信号とを出力し、第1リセット信号で、クロック信号を生成するクロック信号生成部12と、クロック信号をカウントしてカウントデータを出力するカウンタ2とをリセットできるようにし、第2リセット信号では、液晶表示部を駆動するクロック信号及び同期信号の出力状態を維持して、所定のカウント数をデータとして設定したレジスタ部1をリセットできるようにし、デコーダ部3でカウンタ2からのカウントデータとレジスタ部1からの信号により同期信号を生成し、レジスタ部1を同期信号を発生させるためのデフォルト値を有するもので構成している。

請求項（抜粋）：

液晶表示部を有する表示装置において、電源投入時のみ生成される第1リセット信号と少なくともリセット・コマンドが入力されたときに生成される第2リセット信号とを出力するリセット部を設けて、前記第1リセット信号により電源投入時にディジタル信号処理回路をリセットし初期化して動作状態とし、前記第2リセット信号により液晶表示部を駆動するクロック信号及び同期信号の出力状態を維持してシステムの暴走に関係するディジタル信号処理回路をリセットすることを特徴とする表示装置の同期制御回路。

IPC (3件)：

G09G 3/36 ,  G02F 1/133 505 ,  G09G 3/20

FI (3件)：

G09G 3/36 ,  G02F 1/133 505 ,  G09G 3/20 V