特許
J-GLOBAL ID:200903058253124354

薄膜磁気抵抗ヘッド

発明者:
出願人/特許権者:
代理人 (1件): 合田 潔 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平6-086247
公開番号(公開出願番号):特開平7-065330
出願日: 1994年04月25日
公開日(公表日): 1995年03月10日
要約:
【要約】【目的】 ギャップ層内でのリード層とシールド層のピンホール短絡を排除する薄膜磁気抵抗ヘッドを提供する。【構成】 磁気抵抗素子32は、上面と下面と側面に境を接する膜面32Sを有する。下面32Bは、空気ベアリング面の一部を形成する。第1と第2検出電流薄膜リード層50,52が設けられ、各リード層が磁気抵抗素子の個々の接続面32Sへ電気的に接続される。第1と第2薄膜ギャップ層54,56および第1と第2シールド層58,60が設けられる。磁気抵抗素子とリード層が、第1と第2ギャップ層との間に配置される。磁気抵抗素子,リード層および第1と第2ギャップ層は、第1と第2シールド層との間に配置される。第1リード層が第1シールド層へ電気的に短絡され、第2リード層が第2シールド層へ電気的に短絡される。
請求項(抜粋):
上面と下面と一対の側面に境を接する2つの対向する膜面を有し、下面が空気ベアリング面の一部を構成する、磁気抵抗検出素子と、前記磁気抵抗素子の上面へ電気的に接続された第1検出電流薄膜リード層、および前記磁気抵抗素子の下面に電気的に接続された第2検出電流薄膜リード層と、第1と第2薄膜ギャップ層および第1と第2薄膜シールド層と、前記磁気抵抗検出素子は、前記第1ギャップ層と前記第2ギャップ層との間に設けられ、前記磁気抵抗素子,前記リード層および前記第1と第2ギャップ層は、前記第1シールド層と前記第2シールド層との間に設けられ、前記第2シールド層へ前記第2リード層を電気的に接続する手段と、前記第1シールド層と前記第2シールド層とを電気的に接続する手段と、を備えることを特徴とする薄膜磁気抵抗ヘッド。
IPC (2件):
G11B 5/39 ,  G11B 5/31
引用特許:
審査官引用 (1件)

前のページに戻る