特許

J-GLOBAL ID：200903058272478035

不揮発性半導体記憶装置

発明者： 寺野 登志夫
出願人/特許権者： ソニー株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平11-069957
公開番号（公開出願番号）：特開2000-269468
出願日： 1999年03月16日
公開日（公表日）： 2000年09月29日
要約：

【要約】【課題】 選択トランジスタのゲート長が短く、高速化及び高集積化に適した構成の不揮発性半導体記憶装置を提供する。【解決手段】 本不揮発性半導体記憶装置20は、NAND型の記憶装置であって、16個のメモリトランジスタ21を直列に接続してなるメモリトランジスタの単位列と、メモリトランジスタの単位列の列端に接続された選択トランジスタ22A、Bとを備えている。メモリトランジスタと選択トランジスタとは、電荷蓄積電極2及び制御電極4からなる2層ゲート電極構造を有し、選択トランジスタを介してメモリトランジスタの単位列をソース線12及びビット線7に接続している。選択トランジスタの第1の電極2と第2の電極4とが、絶縁膜3の介在により相互に電気的に絶縁されている。

請求項（抜粋）：

電荷蓄積電極及び制御電極からなる2層ゲート電極構造を有する、複数個のメモリトランジスタを直列又は並列に接続してなるメモリトランジスタの単位列と、メモリトランジスタの単位列の両端に接続され、第1の電極及び第2の電極を有する選択トランジスタとを備え、選択トランジスタを介してメモリトランジスタの単位列の両端をソース線及びビット線にそれぞれ接続させた、不揮発性半導体記憶装置において、選択トランジスタの第1の電極と第2の電極とが、絶縁膜の介在により相互に電気的に絶縁され、それぞれ、電荷蓄積電極及び制御電極として機能することを特徴とする不揮発性半導体記憶装置。

IPC (5件)：

H01L 27/115 ,  G11C 16/04 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (4件)：

H01L 27/10 434 ,  G11C 17/00 621 A ,  G11C 17/00 622 E ,  H01L 29/78 371

Fターム (38件)：

5B025AA03 ,  5B025AB01 ,  5B025AC00 ,  5B025AC01 ,  5B025AD00 ,  5B025AE00 ,  5B025AE05 ,  5F001AA25 ,  5F001AB08 ,  5F001AD12 ,  5F001AD41 ,  5F001AD51 ,  5F001AD53 ,  5F001AE02 ,  5F001AF10 ,  5F083EP02 ,  5F083EP23 ,  5F083EP32 ,  5F083EP55 ,  5F083EP76 ,  5F083ER03 ,  5F083ER09 ,  5F083ER14 ,  5F083ER19 ,  5F083ER22 ,  5F083GA01 ,  5F083GA09 ,  5F083GA28 ,  5F083GA30 ,  5F083JA04 ,  5F083JA36 ,  5F083KA01 ,  5F083KA05 ,  5F083LA12 ,  5F083LA16 ,  5F083MA01 ,  5F083MA20 ,  5F083NA01