特許

J-GLOBAL ID：200903058318459243

半導体集積回路装置

発明者： 和田 省治
出願人/特許権者： 株式会社日立製作所 ,  株式会社日立超エル・エス・アイ・システムズ
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平10-076853
公開番号（公開出願番号）：特開平11-274906
出願日： 1998年03月25日
公開日（公表日）： 1999年10月08日
要約：

【要約】【課題】 データ出力回路の消費電力を大幅に低減し、かつレイアウト面積を省面積化する。【解決手段】 データ出力回路は、PチャネルMOSのトランジスタT1,T2、NチャネルMOSのトランジスタT3,T4およびインバータIv1〜Iv5によって構成されている。トランジスタT1〜T4は電源電圧VCCとグランド電位VSSとの間に直列接続され、トランジスタT2,T3の接続部からデータ信号DQが出力される。トランジスタT1〜T4は、コントロール回路の制御信号HiZとデータ信号DOBとによって制御される。トランジスタT1〜T4を直列接続することにより、各々のトランジスタにおけるゲート幅を変更することなくゲート長を1/2にでき、静電耐圧やホットキャリア効果の特性などを確保しながらゲート容量を小さくできるので消費電力を大幅に低減することができる。

請求項（抜粋）：

出力端子と電源電圧との間に直列接続されたPチャネルMOSからなる第1、第2のトランジスタと、前記出力端子と基準電位との間に直列接続されたNチャネルMOSからなる第3、第4のトランジスタとよりなるデータ出力ドライバを設けたことを特徴とする半導体集積回路装置。