特許
J-GLOBAL ID：200903058339867643
半導体メモリおよびこれを使用した半導体メモリボード
発明者：
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平4-071954
公開番号（公開出願番号）：特開平5-274215
出願日： 1992年03月30日
公開日（公表日）： 1993年10月22日
要約：
【要約】【目的】ピン数の削減および外部制御の回路の簡単化を図り、ファイル装置として好適な半導体メモリを実現する。【構成】データ入出力のためのピンを介して外部から供給されるコマンドにより、アドレス値がアドレスカウンタ113にセットされる。このため、アドレス専用の入力ピンを設ける必要がなくなり、半導体メモリチップ10が大容量化してもピン数を増加させる必要がない。また、アドレスカウンタ113によってアドレス値が自動的に増分されるため、連続したアドレスをアクセスする場合はアドレスを再設定することなく、効率の良いシリアルアクセスを実現できる。さらに、チップ選択信号108の電位設定によって半導体メモリチップ10にチップアドレスが割り当てられるため、半導体メモリチップ10を選択するための制御回路を外部に持つ必要がなくなり、その制御動作を簡単化することができる。
請求項（抜粋）：
メモリセルアレイと、このメモリセルアレイに対する入出力データを外部と授受するための複数のデータ入出力端子と、アドレスデータが設定され、そのアドレスデータの値を順次増分して出力するアドレスカウンタと、前記データ入出力端子を介して外部から供給されるコマンドを受信し、そのコマンドで指定されたアドレスデータの値を前記アドレスカウンタに設定する手段と、前記アドレスカウンタから出力されるアドレスデータの内で前記メモリセルアレイの記憶容量に対応した下位ビット部の値に応じて、前記メモリセルアレイを選択的にアクセスするアクセス回路と、チップアドレスを割り当てのための電位設定がなされる複数のチップ選択用入力端子と、これら複数のチップ選択用入力端子の電位設定状態で規定されるチップアドレス値と前記アドレスカウンタから出力されるアドレスデータの上位ビット部の値とを比較し、その一致/不一致に応じて前記アクセス回路によるアクセス動作を許可/禁止するアクセス制御回路とを1チップ上に具備したことを特徴とする半導体メモリ。
IPC (2件)：
G06F 12/02 590
, G06F 3/08
