特許

J-GLOBAL ID：200903058371325909

容量素子及びその製造方法

発明者： 相宗 史記 ,  渡辺 啓仁 ,  廣田 俊幸 ,  善家 昌伸 ,  藤原 秀二
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 後藤 洋介 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-113342
公開番号（公開出願番号）：特開平9-298278
出願日： 1996年05月08日
公開日（公表日）： 1997年11月18日
要約：

【要約】 (修正有)【課題】 下部電極における表面及び側面領域に、凹凸を均一に形成し、大きな表面積の下部電極を備えた容量素子及びその製造方法を提供することである。【解決手段】 下部電極を複数のアモルファスシリコン膜141,142,143によって積層することによって形成する。複数のアモルファスシリコン膜の間に、結晶化防止膜151,152を配置することによって、或いは、複数のアモルファスシリコン膜の不純物濃度を下方から順次高くすることによって、層間絶縁膜からの結晶成長を防止し、下部電極上の半球状粒子による凹凸の均一化が実現できる。

請求項（抜粋）：

表面領域に連続した側面領域とを備えた下部電極を有する容量素子において、前記下部電極は、第1のシリコン膜と、第1のシリコン膜上に形成された結晶化防止層、及び、前記結晶化防止層上に形成された第2のシリコン膜とを備え、前記下部電極は、前記表面領域の表層だけでなく前記側面領域の表層にも半球状粒子による凹凸を有していることを特徴とする容量素子。

IPC (7件)：

H01L 27/04 ,  H01L 21/822 ,  H01L 21/205 ,  H01L 21/28 301 ,  H01L 21/283 ,  H01L 27/108 ,  H01L 21/8242

FI (5件)：

H01L 27/04 C ,  H01L 21/205 ,  H01L 21/28 301 A ,  H01L 21/283 Z ,  H01L 27/10 621 Z