特許

J-GLOBAL ID：200903058372785431

半導体装置の製造方法

発明者： 宮本 正文
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2000-274533
公開番号（公開出願番号）：特開2002-093921
出願日： 2000年09月11日
公開日（公表日）： 2002年03月29日
要約：

【要約】【課題】 CMOSデバイスの駆動電流を増加させて、半導体装置の高速化を実現する。【解決手段】 不純物導入と熱処理とを施して、アモルファスシリコン膜をp型多結晶シリコン膜8aに変え、多結晶シリコン膜をn型多結晶シリコン膜10aに変えた後、p型多結晶シリコン膜8aで構成されるpチャネル型MISFETQpのゲート電極11pを形成し、n型多結晶シリコン膜10aで構成されるnチャネル型MISFETQnのゲート電極11nを形成することにより、nチャネル型MISFETのチャネル表面に引っ張り応力を生じさせ、pチャネル型MISFETのチャネル表面に圧縮応力を生じさせる。

請求項（抜粋）：

チャネル領域に引っ張り応力を生じさせるシリコン膜、金属膜、またはシリコン膜と金属膜との積層膜によってnチャネル型MISFETのゲート電極を形成し、チャネル領域に圧縮応力を生じさせるシリコン膜、金属膜、またはシリコン膜と金属膜との積層膜によってpチャネル型MISFETのゲート電極を形成することを特徴とする半導体装置の製造方法。

IPC (6件)：

H01L 21/8238 ,  H01L 27/092 ,  H01L 21/28 ,  H01L 21/28 301 ,  H01L 21/285 ,  H01L 29/43

FI (7件)：

H01L 21/28 B ,  H01L 21/28 301 A ,  H01L 21/28 301 R ,  H01L 21/285 S ,  H01L 21/285 C ,  H01L 27/08 321 D ,  H01L 29/62 G

Fターム (39件)：

4M104AA01 ,  4M104BB01 ,  4M104BB14 ,  4M104BB18 ,  4M104BB20 ,  4M104BB30 ,  4M104CC05 ,  4M104DD04 ,  4M104DD22 ,  4M104DD26 ,  4M104DD37 ,  4M104DD43 ,  4M104DD63 ,  4M104DD79 ,  4M104DD80 ,  4M104DD84 ,  4M104EE09 ,  4M104FF13 ,  4M104FF14 ,  4M104FF21 ,  4M104GG09 ,  4M104GG10 ,  4M104HH16 ,  5F048AA00 ,  5F048AA08 ,  5F048AC03 ,  5F048BA01 ,  5F048BB06 ,  5F048BB07 ,  5F048BB08 ,  5F048BB09 ,  5F048BB10 ,  5F048BB12 ,  5F048BC06 ,  5F048BE03 ,  5F048BF06 ,  5F048BF07 ,  5F048BG14 ,  5F048DA25